封裝文章進(jìn)入封裝技術(shù)社區(qū)

長(zhǎng)電科技：2021圓滿收官看好2022業(yè)績(jī)持續(xù)性增長(zhǎng)

2021 年業(yè)績(jī)符合我們預(yù)期公司公布2021 年業(yè)績(jī)：收入305.0 億元，同比增長(zhǎng)15.3%，毛利率18.4%，同比提升2.9ppts；歸母凈利潤(rùn)29.6 億元，同比增長(zhǎng)126.8%，扣非后凈利潤(rùn)24.9 億元，同比增長(zhǎng)161.2%，上述主要財(cái)務(wù)指標(biāo)均創(chuàng)下歷史新高。對(duì)應(yīng)到4Q21 單季度來看，公司實(shí)現(xiàn)收入85.9 億元，環(huán)比增長(zhǎng)6.0%；毛利率19.8%，環(huán)比繼續(xù)提升1.0ppts；歸母凈利潤(rùn)8.4 億元，環(huán)比增長(zhǎng)6.3%。整體業(yè)績(jī)符合我們預(yù)期。 &nbs
關(guān)鍵字：封裝測(cè)試長(zhǎng)電科技

長(zhǎng)電科技焊線封裝技術(shù)

焊線封裝技術(shù)焊線形成芯片與基材、基材與基材、基材與封裝之間的互連。焊線被普遍視為最經(jīng)濟(jì)高效和靈活的互連技術(shù)，目前用于組裝絕大多數(shù)的半導(dǎo)體封裝。長(zhǎng)電技術(shù)優(yōu)勢(shì)長(zhǎng)電科技可以使用金線、銀線、銅線等多種金屬進(jìn)行焊線封裝。作為金線的低成本替代品，銅線正在成為焊線封裝中首選的互連材料。銅線具有與金線相近的電氣特性和性能，而且電阻更低，在需要較低的焊線電阻以提高器件性能的情況下，這將是一大優(yōu)勢(shì)。長(zhǎng)電科技可以提供各類焊線封裝類型，并最大程度地節(jié)省物料成本，從而實(shí)現(xiàn)最具成本效益的銅焊線解決方案。解決方案LGABGA/FBGA
關(guān)鍵字：封裝測(cè)試長(zhǎng)電科技

長(zhǎng)電科技MEMS與傳感器封裝技術(shù)

?MEMS與傳感器隨著消費(fèi)者對(duì)能夠?qū)崿F(xiàn)傳感、通信、控制應(yīng)用的智能設(shè)備的需求日益增長(zhǎng)，MEMS 和傳感器因其更小的尺寸、更薄的外形和功能集成能力，正在成為一種非常關(guān)鍵的封裝方式。MEMS 和傳感器可廣泛應(yīng)用于通信、消費(fèi)、醫(yī)療、工業(yè)和汽車市場(chǎng)的眾多系統(tǒng)中。長(zhǎng)電技術(shù)優(yōu)勢(shì)憑借我們的技術(shù)組合和專業(yè) MEMS 團(tuán)隊(duì)，長(zhǎng)電科技能夠提供全面的一站式解決方案，為您的量產(chǎn)提供支持，我們的服務(wù)包括封裝協(xié)同設(shè)計(jì)、模擬、物料清單 (BOM) 驗(yàn)證、組裝、質(zhì)量保證和內(nèi)部測(cè)試解決方案。長(zhǎng)電科技能夠?yàn)榭蛻舻慕K端產(chǎn)品提供更小外形
關(guān)鍵字：封裝測(cè)試長(zhǎng)電科技 MEMS

長(zhǎng)電科技倒裝封裝技術(shù)

倒裝封裝技術(shù)在倒裝芯片封裝中，硅芯片使用焊接凸塊而非焊線直接固定在基材上，提供密集的互連，具有很高的電氣性能和熱性能。倒裝芯片互連實(shí)現(xiàn)了終極的微型化，減少了封裝寄生效應(yīng)，并且實(shí)現(xiàn)了其他傳統(tǒng)封裝方法無法實(shí)現(xiàn)的芯片功率分配和地線分配新模式。長(zhǎng)電技術(shù)優(yōu)勢(shì)長(zhǎng)電科技提供豐富的倒裝芯片產(chǎn)品組合，從搭載無源元器件的大型單芯片封裝，到模塊和復(fù)雜的先進(jìn) 3D 封裝，包含多種不同的低成本創(chuàng)新選項(xiàng)。解決方案FCBGAfcCSPfcLGAfcPoPFCOL - Flip Chip on Leadframe
關(guān)鍵字：封裝測(cè)試長(zhǎng)電科技

長(zhǎng)電科技系統(tǒng)級(jí)封裝技術(shù)

系統(tǒng)級(jí)封裝（SiP）半導(dǎo)體公司不斷面臨復(fù)雜的集成挑戰(zhàn)，因?yàn)橄M(fèi)者希望他們的電子產(chǎn)品體積更小、速度更快、性能更高，并將更多功能集成到單部設(shè)備中。半導(dǎo)體封裝對(duì)于解決這些挑戰(zhàn)具有重大影響。當(dāng)前和未來對(duì)于提高系統(tǒng)性能、增加功能、降低功耗、縮小外形尺寸的要求，需要一種被稱為系統(tǒng)集成的先進(jìn)封裝方法。系統(tǒng)集成可將多個(gè)集成電路 (IC) 和元器件組合到單個(gè)系統(tǒng)或模塊化子系統(tǒng)中，以實(shí)現(xiàn)更高的性能、功能和處理速度，同時(shí)大幅降低電子器件內(nèi)部的空間要求。長(zhǎng)電技術(shù)優(yōu)勢(shì)長(zhǎng)電科技在SiP封裝的優(yōu)勢(shì)體現(xiàn)在3種先進(jìn)技術(shù)：雙面塑形技術(shù)、EM
關(guān)鍵字：封裝測(cè)試長(zhǎng)電科技

長(zhǎng)電科技晶圓級(jí)封裝技術(shù)

晶圓級(jí)封裝技術(shù)晶圓級(jí)封裝（WLP）與扇出封裝技術(shù)當(dāng)今的消費(fèi)者正在尋找性能強(qiáng)大的多功能電子設(shè)備，這些設(shè)備不僅要提供前所未有的性能和速度，還要具有小巧的體積和低廉的成本。這給半導(dǎo)體制造商帶來了復(fù)雜的技術(shù)和制造挑戰(zhàn)，他們?cè)噲D尋找新的方法，在小體積、低成本的器件中提供更出色的性能和功能。長(zhǎng)電技術(shù)優(yōu)勢(shì)長(zhǎng)電科技在提供全方位的晶圓級(jí)技術(shù)解決方案平臺(tái)方面處于行業(yè)領(lǐng)先地位，提供的解決方案包括扇入型晶圓級(jí)封裝 (FIWLP)、扇出型晶圓級(jí)封裝 (FOWLP)、集成無源器件 (IPD)、硅通孔 (TSV)、包封芯片封裝 (EC
關(guān)鍵字：封裝測(cè)試長(zhǎng)電科技

蘋果M1 Ultra封裝是普通CPU的3倍

據(jù)外媒videocardz報(bào)道，Mac Studio的全面拆解表明，蘋果最新的M1 Ultra芯片到底有多大。此多芯片模塊包含兩個(gè)使用 UltraFusion 技術(shù)相互連接的 M1 max 芯片。需要注意的是，這款超大型封裝還包含128GB內(nèi)存。不幸的是，在拆卸過程中看不到硅芯片，因?yàn)檎麄€(gè)封裝被一個(gè)非常大的集成散熱器覆蓋。M1 Ultra具有兩個(gè)10核CPU和32核GPU。整體有1140億個(gè)晶體管。根據(jù)蘋果的基準(zhǔn)測(cè)試，該系統(tǒng)應(yīng)該與采用RTX 3090顯卡的高端臺(tái)式機(jī)競(jìng)爭(zhēng)。雖然該系統(tǒng)確實(shí)功能強(qiáng)大，并
關(guān)鍵字：蘋果 M1 Ultra 封裝 CPU

三星電子調(diào)整組織架構(gòu) 提升封裝測(cè)試業(yè)務(wù)地位

作為全球第二大的芯片代工廠，最近三星又在芯片領(lǐng)域做出重要一步。三星電子在其 DX 事業(yè)部的全球制造和基礎(chǔ)設(shè)施部門內(nèi)設(shè)立了測(cè)試和封裝（TP，Test & Package）中心。
關(guān)鍵字：三星封裝業(yè)務(wù)

AMD 官宣 3D Chiplet 架構(gòu)：可實(shí)現(xiàn)“3D 垂直緩存”

6 月 1 日消息在今日召開的 2021 臺(tái)北國(guó)際電腦展（Computex 2021）上，AMD CEO 蘇姿豐發(fā)布了 3D Chiplet 架構(gòu)，這項(xiàng)技術(shù)首先將應(yīng)用于實(shí)現(xiàn)“3D 垂直緩存”（3D Vertical Cache），將于今年年底前準(zhǔn)備采用該技術(shù)生產(chǎn)一些高端產(chǎn)品。蘇姿豐表示，3D Chiplet 是 AMD 與臺(tái)積電合作的成果，該架構(gòu)將 chiplet 封裝技術(shù)與芯片堆疊技術(shù)相結(jié)合，設(shè)計(jì)出了銳龍 5000 系處理器原型。官方展示了該架構(gòu)的原理，3D Chiplet 將一個(gè) 64MB 的 7n
關(guān)鍵字： AMD chiplet 封裝

英特爾對(duì)chiplet未來的一些看法

在英特爾2020年架構(gòu)日活動(dòng)即將結(jié)束的時(shí)候，英特爾花了幾分鐘時(shí)間討論它認(rèn)為某些產(chǎn)品的未來。英特爾客戶計(jì)算部門副總裁兼首席技術(shù)官Brijesh Tripathi提出了對(duì)2024年以上未來客戶端產(chǎn)品前景的展望。他表示，他們將以英特爾的7+制造工藝為中心，目標(biāo)是啟用“Client 2.0”，這是一種通過更優(yōu)化的芯片開發(fā)策略來交付和實(shí)現(xiàn)沉浸式體驗(yàn)的新方法。Chiplet（小芯片）并不是新事物，特別是隨著英特爾競(jìng)爭(zhēng)對(duì)手最近發(fā)布的芯片，并且隨著我們進(jìn)入更復(fù)雜的過程節(jié)點(diǎn)開發(fā)，小芯片時(shí)代可以使芯片上市時(shí)間更快，給定產(chǎn)品的
關(guān)鍵字：英特爾 chiplet 封裝

子單元長(zhǎng)期存放對(duì)焊接質(zhì)量的影響*

長(zhǎng)期進(jìn)行IGBT器件焊接封裝發(fā)現(xiàn)，IGBT器件封裝所用關(guān)鍵部件子單元的存放時(shí)間長(zhǎng)短對(duì)焊接空洞影響較大，本文分別對(duì)兩批存放時(shí)間差別較大的子單元進(jìn)行封裝，通過實(shí)驗(yàn)對(duì)比兩批產(chǎn)品的空洞率，結(jié)果表明存放時(shí)間較短的子單元焊接的IGBT器件空洞率明顯偏小，從而提高了IGBT器件的可靠性。
關(guān)鍵字： IGBT 焊接封裝空洞率子單元 202201

三星圖像傳感器計(jì)劃采用CSP封裝技術(shù) 以降低成本

據(jù)國(guó)外媒體報(bào)道，三星電子計(jì)劃采用一種新的封裝技術(shù)，以降低圖像傳感器的成本。從外媒的報(bào)道來看，三星圖像傳感器計(jì)劃采用的是芯片級(jí)封裝（Chip Scale Package，CSP）技術(shù)，從明年開始采用，不過只會(huì)用于低分辨率的圖像傳感器。COB封裝技術(shù)據(jù)The Elec報(bào)道，目前三星電子的圖像傳感器采用板上芯片封裝（Chips on Board，COB） ——?COB是當(dāng)前圖像傳感器最常用的封裝方法，即將圖像傳感器放置在PCB上，并通過導(dǎo)線連接，再將鏡頭附著在上面。然而，該過程需要一個(gè)潔凈室，因?yàn)樵诜?/li>
關(guān)鍵字：三星圖像傳感器 CSP 封裝

長(zhǎng)電科技上半年延續(xù)高增長(zhǎng) 大力布局先進(jìn)封裝功不可沒

5G通信與新能源汽車引領(lǐng)的新一輪科技迭代浪潮，將全球半導(dǎo)體行業(yè)引入了新一輪景氣周期。面對(duì)強(qiáng)勁市場(chǎng)需求，包括封測(cè)在內(nèi)的行業(yè)相關(guān)企業(yè)普遍迎來業(yè)績(jī)利好。日前，國(guó)內(nèi)封測(cè)龍頭長(zhǎng)電科技（股票代碼600584）發(fā)布了截至2021年6月30日的半年度財(cái)務(wù)報(bào)告。財(cái)報(bào)顯示，長(zhǎng)電科技上半年實(shí)現(xiàn)營(yíng)收人民幣138.2億元，同比增長(zhǎng)15.4%。凈利潤(rùn)為人民幣13.2億元，同比增長(zhǎng)261.0%，創(chuàng)歷年上半年凈利潤(rùn)新高。自2020年起，長(zhǎng)電科技進(jìn)入增長(zhǎng)快車道，去年全年凈利潤(rùn)達(dá)到13億元。進(jìn)入2021年，長(zhǎng)電科技的業(yè)績(jī)?cè)鏊賱?shì)頭不減，上半年
關(guān)鍵字：封裝先進(jìn)

三星加快部署3D芯片封裝技術(shù) 希望明年同臺(tái)積電展開競(jìng)爭(zhēng)

據(jù)國(guó)外媒體報(bào)道，本月中旬，三星展示了他們的3D芯片封裝技術(shù)，而外媒最新的報(bào)道顯示，三星已加快了這一技術(shù)的部署。外媒是援引行業(yè)觀察人士透露的消息，報(bào)道三星在加快3D芯片封裝技術(shù)的部署的。加快部署，是因?yàn)槿菍で竺髂觊_始同臺(tái)積電在先進(jìn)芯片的封裝方面展開競(jìng)爭(zhēng)。從外媒的報(bào)道來看，三星的3D芯片封裝技術(shù)名為“eXtended-Cube” ，簡(jiǎn)稱“X-Cube”，是在本月中旬展示的，已經(jīng)能用于7nm制程工藝。三星的3D芯片封裝技術(shù)，是一種利用垂直電氣連接而不是電線的封裝解決方案，允許多層超薄疊加，利用直通硅通孔技術(shù)來
關(guān)鍵字：三星 3D 芯片封裝臺(tái)積電

Intel宣布全新混合結(jié)合封裝：凸點(diǎn)密度猛增25倍

在Intel的六大技術(shù)支柱中，封裝技術(shù)和制程工藝并列，是基礎(chǔ)中的基礎(chǔ)，這兩年Intel也不斷展示自己的各種先進(jìn)封裝技術(shù)，包括Foveros、Co-EMIB、ODI、MDIO等等。Intel又宣布了全新的“混合結(jié)合”(Hybrid Bonding)，可取代當(dāng)今大多數(shù)封裝技術(shù)中使用的“熱壓結(jié)合”(thermocompression bonding)。據(jù)介紹，混合結(jié)合技術(shù)能夠加速實(shí)現(xiàn)10微米及以下的凸點(diǎn)間距(Pitch)，提供更高的互連密度、更小更簡(jiǎn)單的電路、更大的帶寬、更低的電容、更低的功耗(每比特不到0.0
關(guān)鍵字： Intel 封裝凸點(diǎn)密度

共1060條 6/71 |‹ « 4 5 6 7 8 9 10 11 12 13 » ›|

封裝介紹

程序　　封裝 (encapsulation) 　　隱藏對(duì)象的屬性和實(shí)現(xiàn)細(xì)節(jié)，僅對(duì)外公開接口,控制在程序中屬性的讀和修改的訪問級(jí)別. 　　封裝 (encapsulation) 　　封裝就是將抽象得到的數(shù)據(jù)和行為(或功能)相結(jié)合，形成一個(gè)有機(jī)的整體，也就是將數(shù)據(jù)與操作數(shù)據(jù)的源代碼進(jìn)行有機(jī)的結(jié)合，形成“類”，其中數(shù)據(jù)和函數(shù)都是類的成員。　　封裝的目的是增強(qiáng)安全性和簡(jiǎn)化編程，使用者不必了解具體的 [ 查看詳細(xì) ]