浮點(diǎn) 文章進(jìn)入浮點(diǎn)技術(shù)社區(qū)

高性能汽車(chē)和FPGA？――共同點(diǎn)比您想象得多

上世紀(jì)60年代以及70年代早期被認(rèn)為是ldquo;肌肉車(chē)rdquo;時(shí)代。這是從中端汽車(chē)設(shè)計(jì)采用大型發(fā)動(dòng)機(jī)開(kāi)始的。最著名的例子包括Chevelles、Fairlanes、G
關(guān)鍵字： FPGA Arria 浮點(diǎn) OpenCL

具有浮點(diǎn)單元的32位AVR微控制器系列

愛(ài)特梅爾公司(Atmelreg; Corporation)在德國(guó)慕尼黑Electronica 2010展會(huì)上宣布推出首個(gè)帶有浮點(diǎn)單元(floating point unit, FPU)的32位AVRreg;微控制
關(guān)鍵字：浮點(diǎn) 單元 32位微控制器

基于Altera浮點(diǎn)IP核實(shí)現(xiàn)浮點(diǎn)矩陣相乘運(yùn)算的改進(jìn)設(shè)計(jì)

嵌入式計(jì)算作為新一代計(jì)算系統(tǒng)的高效運(yùn)行方式，應(yīng)用于多個(gè)高性能領(lǐng)域，如陣列信號(hào)處理、核武器模擬、計(jì)算流體動(dòng)力學(xué)等。在這些科學(xué)計(jì)算中，需要大量的浮點(diǎn)矩陣運(yùn)算。而目前已實(shí)現(xiàn)的浮點(diǎn)矩陣運(yùn)算是直接使用VHDL語(yǔ)言編
關(guān)鍵字： Altera 浮點(diǎn) IP核點(diǎn)矩陣

基于Virtex-5的經(jīng)典設(shè)計(jì)匯總，包括無(wú)線基站、LTE仿真器、浮點(diǎn)接口等

　　Virtex是Xilinx FPGA中的高端產(chǎn)品，占據(jù)著全球高端產(chǎn)品的大部分市場(chǎng)，從Virtex-II開(kāi)始，這一系列產(chǎn)品不斷升級(jí)和更新，性能也越來(lái)越卓越。本文為您介紹基于Virtex-5進(jìn)行的設(shè)計(jì)匯總。　　基于Virtex-5平臺(tái)的真隨機(jī)數(shù)發(fā)生器的設(shè)計(jì)實(shí)現(xiàn) 　　本文嘗試了一種用純數(shù)字電路實(shí)現(xiàn)的TRNG結(jié)構(gòu)，且不使用諸如PLL等特殊資源，便于設(shè)計(jì)由FPGA驗(yàn)證移植到芯片設(shè)計(jì)。其核心思想是使用反相器和延時(shí)單元構(gòu)成兩個(gè)相互獨(dú)立的振蕩器，由于內(nèi)部噪聲的差異引起的相位偏移作為熵源，經(jīng)過(guò)一段時(shí)間振蕩后，隨機(jī)
關(guān)鍵字：基站浮點(diǎn) 接口

ST新款STM32F3浮點(diǎn)數(shù)字信號(hào)控制器面世，售價(jià)低于一美元

　　意法半導(dǎo)體宣布其新款的STM32F301/302/303系列微控制器已經(jīng)量產(chǎn)，并可通過(guò)經(jīng)銷(xiāo)渠道訂貨。基于集成浮點(diǎn)單元(FPU)的ARM?Cortex?-M4內(nèi)核，新產(chǎn)品具有出色的處理性能和系統(tǒng)芯片的集成度，針對(duì)注重價(jià)值的先進(jìn)應(yīng)用。　　作為市場(chǎng)上首個(gè)低于1美元并實(shí)現(xiàn)量產(chǎn)、集成FPU的Cortex-M4微控制器，新的STM32F301基本型微控制器集成32KB-64KB片上閃存和16KB SRAM，讓客戶(hù)輕松邁入ARM?Cortex?-M4微控制器應(yīng)用開(kāi)發(fā)行列。STM32F302和S
關(guān)鍵字：意法半導(dǎo)體 STM32F3 浮點(diǎn) 數(shù)字信號(hào) 控制器

基于Altera浮點(diǎn)IP核實(shí)現(xiàn)浮點(diǎn)矩陣相乘運(yùn)算的改進(jìn)設(shè)

嵌入式計(jì)算作為新一代計(jì)算系統(tǒng)的高效運(yùn)行方式，應(yīng)用于多個(gè)高性能領(lǐng)域，如陣列信號(hào)處理、核武器模擬、計(jì)算流體動(dòng)力學(xué)等。在這些科學(xué)計(jì)算中，需要大量的浮點(diǎn)矩陣運(yùn)算。而目前已實(shí)現(xiàn)的浮點(diǎn)矩陣運(yùn)算是直接使用VHDL語(yǔ)言編
關(guān)鍵字： Altera 浮點(diǎn) IP核點(diǎn)矩陣

有著低功耗,浮點(diǎn)處理精度的SHARC 2147x系列處理器

有著低功耗,浮點(diǎn)處理精度的SHARC 2147x系列處理器,前言如今便攜式和/或電池供電的系統(tǒng)設(shè)計(jì)師已經(jīng)大大受益于體積不斷減小、性能卻不斷提高的數(shù)字處理器(DSP)，他們能夠前所未有地在不斷減小的體積內(nèi)更好地實(shí)現(xiàn)高端系統(tǒng)功能。但是還是有些問(wèn)題得不到解決，設(shè)計(jì)師仍然面
關(guān)鍵字： 2147x 系列處理器 SHARC 精度功耗浮點(diǎn) 處理有著

一種浮點(diǎn)反正切函數(shù)的FPGA設(shè)計(jì)和實(shí)現(xiàn)

快速精確的反正弦函數(shù)運(yùn)算在現(xiàn)代工程中應(yīng)用廣泛。為了提高反正弦函數(shù)的精度和計(jì)算能力，研究了基于CORD IC算法的反正弦函數(shù)運(yùn)算器的FPGA 實(shí)現(xiàn)，并通過(guò)改進(jìn)算法減小了誤差，使誤差精度達(dá)到10--4 數(shù)量級(jí)。并在X ili
關(guān)鍵字： FPGA 浮點(diǎn) 反正切函數(shù)

基于FPGA的高速流水線浮點(diǎn)乘法器設(shè)計(jì)與實(shí)現(xiàn)

1 引言　　在數(shù)字化飛速發(fā)展的今天，人們對(duì)微處理器的性能要求也越來(lái)越高。作為衡量微處理器性能的主要標(biāo)準(zhǔn)，主頻和乘法器運(yùn)行一次乘法的周期息息相關(guān)。因此，為了進(jìn)一步提高微處理器性能，開(kāi)發(fā)高速高精度的乘法器
關(guān)鍵字： FPGA 流水線浮點(diǎn) 乘法器設(shè)計(jì)

浮點(diǎn)模型的定點(diǎn)化到產(chǎn)品級(jí)代碼的生成

浮點(diǎn)模型的定點(diǎn)化到產(chǎn)品級(jí)代碼的生成,浮點(diǎn)轉(zhuǎn)換為定點(diǎn)是嵌入式軟件開(kāi)發(fā)中的一個(gè)重要步驟，這項(xiàng)工作非常繁瑣，需要大量人力并且容易產(chǎn)生錯(cuò)誤。用浮點(diǎn)數(shù)學(xué)設(shè)計(jì)的算法表示理想的算法行為，經(jīng)常必須轉(zhuǎn)換為定點(diǎn)數(shù)學(xué)，才能用于更加經(jīng)濟(jì)的、只支持整數(shù)的大規(guī)模生
關(guān)鍵字：代碼生成產(chǎn)品定點(diǎn) 模型浮點(diǎn)

浮點(diǎn)LMS算法的FPGA實(shí)現(xiàn)

浮點(diǎn)LMS算法的FPGA實(shí)現(xiàn),引言
　　LMS(最小均方)算法因其收斂速度快及算法實(shí)現(xiàn)簡(jiǎn)單等特點(diǎn)在自適應(yīng)濾波器、自適應(yīng)天線陣技術(shù)等領(lǐng)域得到了十分廣泛的應(yīng)用。為了發(fā)揮算法的最佳性能，必須采用具有大動(dòng)態(tài)范圍及運(yùn)算精度的浮點(diǎn)運(yùn)算，而浮點(diǎn)運(yùn)算的
關(guān)鍵字：實(shí)現(xiàn) FPGA 算法 LMS 浮點(diǎn)

什么叫浮點(diǎn)運(yùn)算

什么叫浮點(diǎn)運(yùn)算當(dāng)我們用不同的電腦計(jì)算圓周率時(shí)，會(huì)發(fā)現(xiàn)一臺(tái)電腦的計(jì)算較另一臺(tái)來(lái)講結(jié)果更加精確?；蛘呶覀?...
關(guān)鍵字：浮點(diǎn) 運(yùn)算

具有硬件矢量浮點(diǎn)運(yùn)算單元的MCU在醫(yī)療電子中的應(yīng)用

具有硬件矢量浮點(diǎn)運(yùn)算單元的MCU在醫(yī)療電子中的應(yīng)用,本文給出了量化的科學(xué)測(cè)試方法以幫助嵌入式工程師考慮如何選擇適合于特定應(yīng)用的控制器來(lái)構(gòu)建系統(tǒng)。即使所測(cè)試的嵌入式系統(tǒng)差異很大，確鑿的數(shù)據(jù)仍可以幫助系統(tǒng)評(píng)估者比較相同的性能特征。
關(guān)鍵字： MCU 醫(yī)療電子應(yīng)用單元運(yùn)算硬件矢量浮點(diǎn) 具有

電力系統(tǒng)中多通道同步采樣ADC（AD7606）與浮點(diǎn)DSP（ADSP-21479）通信的設(shè)計(jì)與實(shí)現(xiàn)

內(nèi) 容1. 簡(jiǎn)介 3
1．1 AD7606簡(jiǎn)介 3
1．2 ADSP-21479簡(jiǎn)介 4
2. AD7606和ADSP-21479配置與連接 5
3. 時(shí)序分析 6
4. 測(cè)試結(jié)果和結(jié)論 7
4．1測(cè)試結(jié)果 7
4．2結(jié)論 10
5. DSP參考代碼 10
6. 參考文獻(xiàn) 12 1. 簡(jiǎn)介
關(guān)鍵字： ADSP-21479 DSP 通信設(shè)計(jì) 實(shí)現(xiàn) 浮點(diǎn) AD7606 通道同步

參數(shù)化可配置IP核浮點(diǎn)運(yùn)算器的設(shè)計(jì)與實(shí)現(xiàn)

參數(shù)化可配置IP核浮點(diǎn)運(yùn)算器的設(shè)計(jì)與實(shí)現(xiàn),將參數(shù)化可配置IP核的設(shè)計(jì)方法引入到浮點(diǎn)運(yùn)算器設(shè)計(jì)中，通過(guò)設(shè)計(jì)時(shí)提取的可用參數(shù)，將浮點(diǎn)運(yùn)算器設(shè)計(jì)成為參數(shù)化、可配置、可重用的IP核。通過(guò)仿真驗(yàn)證了實(shí)現(xiàn)參數(shù)化IP核浮點(diǎn)運(yùn)算器的可行性和有效性。
關(guān)鍵字：設(shè)計(jì) 實(shí)現(xiàn) 運(yùn)算浮點(diǎn) 配置 IP 參數(shù)