ip核文章進入ip核技術社區(qū)

將ASIC IP核移植到FPGA上——如何測試IP核的功能和考慮純電路以外的其他因素

本系列文章從數字芯片設計項目技術總監(jiān)的角度出發(fā)，介紹了如何將芯片的產品定義與設計和驗證規(guī)劃進行結合，詳細講述了在FPGA上使用IP核來開發(fā)ASIC原型項目時，必須認真考慮的一些問題。文章從介紹使用預先定制功能即IP核的必要性開始，通過闡述開發(fā)ASIC原型設計時需要考慮到的IP 核相關因素，用八個重要主題詳細分享了利用ASIC IP來在FPGA上開發(fā)原型驗證系統(tǒng)設計時需要考量的因素。在上篇文章中，我們分享了第五到第六主題，介紹了我們如何確保在FPGA上實現所需的性能和在時鐘方面必須加以考量的因素有哪些。本篇
關鍵字： 202409 ASIC IP核 FPGA SmartDV

Arm中國大裁員：SoC、HPC兩團隊被裁人數最多

Arm是全球知名芯片架構企業(yè)，也是知名芯片IP核供應商。大部分IP核都可以直接向IP廠商采購獲得，再由芯片設計企業(yè)在此基礎上設計出自己的芯片。高通和華為即在Cortex-A系列處理器的基礎上，設計出驍龍和麒麟芯片。就是這家知名的企業(yè)在近期迎來一波大裁員，據媒體報道，Arm中國從上周開始裁員，主要裁減研發(fā)團隊，其中SoC、HPC兩個團隊裁撤人數最多，其余的研發(fā)團隊會有不同程度的小范圍裁減，賠償比例N+3。當前，Arm中國人員1000人左右，研發(fā)人員在700人規(guī)模，研發(fā)產品覆蓋：SOC
關鍵字： ARM中國芯片架構 IP核 SOC 裁員

NVIDIA選用新思科技經驗證DesignWare DDR IP核

重點：高質量DesignWare DDR PHY IP核為NVIDIA提供無與倫比的性能、延遲和電源效率DDR PHY支持DDR5/4的每個通道多個DIMM，滿足NVIDIA的網絡數據速率和內存容量要求基于固件的現場可升級訓練可提高通道的穩(wěn)定性和可靠性，并且有助于算法更新，從而降低采用新內存協(xié)議的風險新思科技（Synopsys, Inc.）近日宣布，NVIDIA的網絡業(yè)務部門Mellanox將采用經驗證的DesignWare? DDR5/4 PHY IP核，以滿足其針對高性能計算和人工智能應用的Infin
關鍵字：云計算 NVIDIA 新思科技 DesignWare DDR IP核

基于ARM Cortex-M3的SoC系統(tǒng)設計

本項目實現了一種基于CM3內核的SoC，并且利用該SoC實現網絡數據獲取、溫度傳感器數據獲取及數據顯示等功能。在Keil上進行軟件開發(fā)，通過ST-LINK/V2調試器進行調試，調試過程系統(tǒng)運行正常。在Quartus-II上進行Verilog HDL的硬件開發(fā)設計，并進行IP核的集成，最后將生成的二進制文件下載到FPGA開發(fā)平臺。該系統(tǒng)使用AHB總線將CM3內核與片內存儲器和GPIO進行連接，使用APB總線連接UART、定時器、看門狗等外設。
關鍵字： FPGA IP核 Cortex-M3 SoC 201902

Cadence發(fā)布首款面向AI語音及音頻處理優(yōu)化的DSP產品—Tensilica HiFi 5 DSP

HiFi 5 DSP將基于神經網絡的語音識別算法性能提高達4倍楷登電子（美國Cadence公司，NASDAQ：CDNS）今日發(fā)布面向音頻和語音處理的Cadence? Tensilica?HiFi 5 DSP，是首款為高性能遠場處理和人工智能語音識別處理量身優(yōu)化的IP核。對比HiFi 4 DSP，第五代HiFi DSP的音頻處理性能提高2倍，神經網絡（NN）處理性能提高4倍，是數字家庭助手和車載娛樂系統(tǒng)語音控制用戶界面的理想選擇。隨著數字家庭助手普及度的快速上升，語音控制用戶界面已經成為廠商開發(fā)創(chuàng)新消費產品
關鍵字： HiFi 5 IP核

基于IP核的PCI Express接口設計

現代測控系統(tǒng)和通信領域對數據傳輸速率的要求越來越高。相比PC 中其他技術的發(fā)展，總線技術的發(fā)展顯得相對緩慢，總線性能已經成為制約系統(tǒng)性能發(fā)揮的
關鍵字：現場可編程門陣列 DMA控制器 IP核

FPGA開發(fā)之IP核：軟核、硬核以及固核概念

IP(Intelligent Property)核是具有知識產權核的集成電路芯核總稱，是經過反復驗證過的、具有特定功能的宏模塊，與芯片制造工藝無關，可以移植到不同的
關鍵字： FPGA IP核固核概念

如何設計基于Avalon總線的可配置LCD控制器IP核？

基于NiosII 軟核的SOPC(System ON Programmable Chip)是Altera 公司提出的片上可編程系統(tǒng)解決方案，它將CPU、存儲器、I/O接口、DSP 模塊以及鎖相環(huán)(P
關鍵字： Avalon總線 LCD控制器 IP核

一種新型的LCD驅動電路IP核的總體設計

一種新型的LCD驅動電路IP核的總體設計-本文介紹了LCD的通用驅動電路IP核設計，采用自頂向下的設計方法將其劃分為幾個主要模塊，分別介紹各個模塊的功能，用VHDL語言對其進行描述，用FPGA實現并通過了仿真驗證。該IP核具有良好的移植性，可驅動不同規(guī)模的LCD電路。
關鍵字： IP核驅動電路 LCD

GPIB控制器軟件的IP核設計方案詳解

GPIB控制器軟件的IP核設計方案詳解-隨著網絡技術與通信技術的高速發(fā)展，測試儀器和測試技術發(fā)生了革命性變化，“網絡就是儀器”確切地概括了測試儀器間的網絡化發(fā)展趨勢。
關鍵字： IP核 GPIB

FPGA實戰(zhàn)開發(fā)技巧（13）

FPGA實戰(zhàn)開發(fā)技巧（13）-基于IP的設計已成為目前FPGA設計的主流方法之一，本章首先給出IP的定義，然后以FFT IP核為例，介紹賽靈思IP核的應用。
關鍵字： FPGA 賽靈思 IP核

SoC設計中的IP核保護方法研究

對現有主要IP核保護方法的原理和性能進行了研究分析,指出了各種方法的優(yōu)缺點,同時指出了IP核保護方法的發(fā)展方向。隨著集成電路的規(guī)模依據摩爾定律不斷呈指數增長,目前已經可以將整個系統(tǒng)集成到一塊單硅芯片上,片上系統(tǒng)(Sys-tem on a Chip, SoC)的概念也應運而生。然而對于大型的SoC 來說,無論從設計的費用、周期還是可靠性來考慮,傳統(tǒng)的設計方法均已不能滿足需求,因此,基于知識產權( Intellectual Pro-perty, IP)核復用的設計方法也就隨之出現。
關鍵字：片上系統(tǒng) 知識產權核數字水印簽名 IP核

LabVIEW FPGA代碼模塊設計（IP核）

對于利用LabVIEW FPGA實現RIO目標平臺上的定制硬件的工程師與開發(fā)人員，他們可以很容易地利用所推薦的組件設計構建適合其應用的、可復用且可擴展的代碼模塊?；谝呀涷炞C的設計進行代碼模塊開發(fā)，將使現有IP在未來應用中得到更好的復用，也可以使在不同開發(fā)人員和內部組織之間進行共享和交換的代碼更好服用。
關鍵字： LabVIEW 代碼模塊 FPGA IP核

IP核互連策略及規(guī)范

摘要：IP核有關標準及IP核互連規(guī)范目前正處于一個發(fā)展的關鍵時期，受到了業(yè)界的普遍關注。本文就IP核互連采取的策略進行了分析，對目前幾種使用較多的IP核互連規(guī)范作了介紹。
關鍵字：片上系統(tǒng)SOC 片上總線（On-ChipBus） IP核互連策略互連規(guī)范

共169條 1/12 1 2 3 4 5 6 7 8 9 10 » ›|

ip核介紹

IP核概述　　IP核則是一段具有特定電路功能的硬件描述語言程序，該程序與集成電路工藝無關，可以移植到不同的半導體工藝中去生產集成電路芯片。利用IP核設計電子系統(tǒng)，引用方便，修改基本元件的功能容易。具有復雜功能和商業(yè)價值的IP核一般具有知識產權，盡管IP核的市場活動還不規(guī)范，但是仍有許多集成電路設計公司從事IP核的設計、開發(fā)和營銷工作。IP核有兩種，與工藝無關的VHDL程序稱為軟核；具有特定電路 [ 查看詳細 ]