ip核文章進入ip核技術社區(qū)

基于FPGA的DDS IP核設計

摘要：以Altera公司的QuartusⅡ7．2作為開發(fā)工具，研究了基于FPGA的DDS IP核設計，并給出基于Signal TapⅡ嵌入式邏輯分析儀的仿真測試結果。將設計的DDS IP核封裝成為SOPC Builder自定義的組件，結合32位嵌入式CPU軟
關鍵字： FPGA DDS IP核

使用LabVIEW FPGA模塊設計IP核

對于利用LabVIEW FPGA實現(xiàn)RIO目標平臺上的定制硬件的工程師與開發(fā)人員，他們可以很容易地利用所推薦的組件設計構建適合其應用的、可復用且可擴展的代碼模塊?；谝呀涷炞C的設計進行代碼模塊開發(fā)，將使現(xiàn)有IP在未來應
關鍵字： LabVIEW FPGA IP核模塊設計

Nufront第三代處理器采用Cadence接口IP解決方案

全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司 (NASDAQ: CDNS)，日前宣布Nufront(新岸線)的NS115芯片組采用了Cadence可配置的DDR3/3L/LPDDR2存儲控制器與硬化PHY IP核，應用于其雙核ARM Cortex –A9移動應用處理器。TSMC 40LP工藝， 32位DDR3/LPDDR2接口的數(shù)據(jù)傳輸速率最高可達800Mbps，并能提供對超薄筆記本、平板電腦和智能手機等產品至關重要的基于數(shù)據(jù)流量的自動功耗管理。 Cadence 的DDR3/3L/LPDDR2 IP
關鍵字： Cadence DDR2 IP核

Leon2處理器IP核技術

Leon2是GaislerResearch公司于2003年研制完成的一款32位、符合IEEE-1754(SPARCVS)結構的處理器IP核。它的前 ...
關鍵字： Leon2 處理器 IP核

Cosmic Circuits力爭成為主要的半導體IP核提供商

　　Cosmic Circuits，領先的差異化模擬和混合信號IP核提供商，宣布開發(fā)MIPI D-PHY、MIPI M-PHY、USB2.0、USB3.0、PCI Express和HDMI IPs標準的28納米和20納米IP核。Cosmic Circuits也正在開發(fā)這些標準的控制器解決方案，以便為客戶提供完整的解決方案。　　Cosmic Circuits提供差異化混合信號IP核的廣泛組合，提供的產品大致分為兩類：AMS(模擬和混合信號)IP核和連接(接口)IP核。Cosmic Circuits的AM
關鍵字：半導體 IP核

應用于SoC設計中IP核的接口技術

引言隨著半導體技術的發(fā)展,深亞微米工藝加工技術允許開發(fā)上百萬門級的單芯片，已能夠將系統(tǒng)級設計集成...
關鍵字： SoC設 IP核接口技術

關于IP核在SoC設計中的接口技術

引言隨著半導體技術的發(fā)展,深亞微米工藝加工技術允許開發(fā)上百萬門級的單芯片，已能夠將系統(tǒng)級設計...
關鍵字： IP核 SoC 接口技術

基于Nexys 3開發(fā)板的堆棧處理器的測試

堆棧處理器是一種專門面向嵌入式控制領域的處理器，其所有執(zhí)行過程均依賴于兩個硬件支持的堆棧：執(zhí)行數(shù)學表達式的數(shù)據(jù)堆棧(Data Stack)和保存子程序返回地址的返回堆棧(Return Stack)，而不是大量的通用寄存器。堆棧處理器的特征使其相比較于RISC和CISC等通用寄存器處理器，更加適合應用于嵌入式實時控制領域。本文在上述背景下，介紹了一個堆棧處理器的IP核，給出了其在Digilent公司的Nexys 3開發(fā)板上的實現(xiàn)結果，以及使用ModelSim SE 6.5C仿真測試的結果。
關鍵字：嵌入式 IP核

USB2.0接口IP核的開發(fā)與設計

隨著PC機和外圍設備的發(fā)展,傳統(tǒng)的并行接口和串行接口RS-232在易用性(即插即用)和端口擴展等方面存在著一定...
關鍵字： USB2.0接口 IP核傳輸速率

基于51單片機IP核的FPGA實現(xiàn)與應用

　　1 引言　　長期以來，單片機以其性價比高、體積小、功能靈活等方面的獨特優(yōu)點被廣泛應用。但受其內部資 ...
關鍵字： 51單片機 IP核

基于BIST的IP核測試方案

1 引言　　隨著半導體工藝的發(fā)展，片上系統(tǒng)SOC已成為當今一種主流技術?；贗P復用的SOC設計是通過用戶自定義邏輯(UDL)和連線將IP核整合為一個系統(tǒng)，提高了設計效率，加快了設計過程，縮短了產品上市時間。但是隨著設
關鍵字： BIST IP核測試方案

基于Wishbone總線的UART IP核的設計

隨著集成電路與嵌入式技術的發(fā)展與廣泛應用，許多嵌入式系統(tǒng)都需要進行串行通信，因此在片上嵌入式系統(tǒng)芯片中集...
關鍵字： Wishbone總線 UART IP核

基于DDR3存儲器接口控制器IP核的視頻數(shù)據(jù)處理

引言與過去幾代（DDR和DDR2）器件相比，DDR3存儲器器件有了明顯的進步。DDR3存儲器系統(tǒng)可以大大提升各...
關鍵字： DDR3存儲器接口 IP核視頻數(shù)據(jù)處理

一種高速I2C總線從器件接口IP核的設計與實現(xiàn)

I2C總線作為一種事實上的國際標準，在超過100種不同的IC上實現(xiàn)并且得到超過50家公司的許可。它具有連線少，結構簡單的特點。本文介紹了一種高速I2C從器件接口電路IP核設計。在系統(tǒng)應用中，單片機作為主控器件，本IP核作為從器件中的接口電路，它們通過I2C總線相連，實現(xiàn)MCU對IC或FPGA中相關寄存器的訪問。從而代替了MCU通用的地址數(shù)據(jù)接口，大大減少了IC或FPGA的管腳數(shù)量，節(jié)省了I/O資源，這對于I/O資源緊張的IC設計和FPGA開發(fā)是非常有意義的。
關鍵字： FPGA I2C總線 IP核 201107

基于SoPC的SD卡控制器IP核的設計

摘要:針對目前在嵌入式平臺中使用SD卡控制器專用芯片價格昂貴、軟件模擬SPI時序控制讀寫速度較慢的問題...
關鍵字：控制器 IP核 Quartus II

共169條 7/12 |‹ « 3 4 5 6 7 8 9 10 11 12 »

ip核介紹

IP核概述　　IP核則是一段具有特定電路功能的硬件描述語言程序，該程序與集成電路工藝無關，可以移植到不同的半導體工藝中去生產集成電路芯片。利用IP核設計電子系統(tǒng)，引用方便，修改基本元件的功能容易。具有復雜功能和商業(yè)價值的IP核一般具有知識產權，盡管IP核的市場活動還不規(guī)范，但是仍有許多集成電路設計公司從事IP核的設計、開發(fā)和營銷工作。IP核有兩種，與工藝無關的VHDL程序稱為軟核；具有特定電路 [ 查看詳細 ]