国产肉体XXXX裸体137大胆,国产成人久久精品流白浆,国产乱子伦视频在线观看,无码中文字幕免费一区二区三区 国产成人手机在线-午夜国产精品无套-swag国产精品-国产毛片久久国产

新聞中心

EEPW首頁 > 模擬技術(shù) > 設(shè)計應(yīng)用 > 龍芯處理器IP核的FPGA驗(yàn)證平臺設(shè)計

龍芯處理器IP核的FPGA驗(yàn)證平臺設(shè)計

作者: 時間:2013-06-16 來源:網(wǎng)絡(luò) 收藏
ck約束技術(shù)和人工干預(yù)布局布線,以達(dá)到預(yù)期目的。使用該平臺對所開發(fā)的SoC的各個模塊進(jìn)行了驗(yàn)證,并在lO MHz~70 MHz條件下與代碼前(后)仿真結(jié)果和SoC實(shí)測結(jié)果進(jìn)行了比較,發(fā)現(xiàn)該平臺在多模塊、高速情況下,性能有所下降,如圖6所示,需進(jìn)一步提高綜合和布局布線技術(shù)。


圖6各模塊實(shí)驗(yàn)驗(yàn)證結(jié)果比較

本文設(shè)計了基于國產(chǎn)I號的SoC的平臺,介紹了怎樣利用該平臺進(jìn)行軟硬件協(xié)同設(shè)計、SoC系統(tǒng)移植、驗(yàn)證和運(yùn)行實(shí)時操作系統(tǒng)。在電壓設(shè)計、模塊選用甚至核的選用方面都考慮了升級擴(kuò)展技術(shù),可為其他SoC的驗(yàn)證所借鑒。驗(yàn)證結(jié)果表明,基于I號CPU 的SoC可成功運(yùn)行Linux嵌入式程序及VxWorks。

負(fù)離子發(fā)生器相關(guān)文章:負(fù)離子發(fā)生器原理

上一頁 1 2 下一頁

關(guān)鍵詞: 龍芯 處理器 IP核 FPGA驗(yàn)證

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉