芯片是知識(shí)社會(huì)的技術(shù)要素，對(duì)編程的和不編程的電子產(chǎn)品都起著基礎(chǔ)性的作用。因?yàn)橹挥?a class="contentlabel" href="http://m.ptau.cn/news/listbylabel/label/芯片">芯片技術(shù)的不斷更新，才會(huì)使電子產(chǎn)品變得更小、更冷、更快和更經(jīng)濟(jì)智能，成為無處不在的產(chǎn)品。

　　更小的基礎(chǔ)性作用

　　電子產(chǎn)品的變小是其嵌入式應(yīng)用的客觀需要，不如此，一些重大任務(wù)就不能完成。集成電路又叫做芯片(chip)，是美國人基爾比于1958年發(fā)明的。剛開始時(shí)的中小規(guī)模集成電路，因?yàn)橛闷饋肀染w管還貴，沒有得到民用的支持。由于重大的彈載計(jì)算機(jī)小型化的任務(wù)要求，只有這些芯片才能滿足，于是，芯片第一次是用在美國的導(dǎo)彈上的。我國的芯片技術(shù)也是在“兩彈一星”的重大任務(wù)牽引下起步的。

　　芯片技術(shù)的不斷變小主要體現(xiàn)在晶體管及其集成技術(shù)的更新上，有一次集成技術(shù)和二次集成技術(shù)。一次集成技術(shù)是按照摩爾預(yù)言，通過不斷縮小芯片的特征尺寸而提高集成度，使電子產(chǎn)品不斷變小，更好地滿足應(yīng)用要求的。例如，嵌入到人體內(nèi)的心臟起搏器(pacemaker)，現(xiàn)在已經(jīng)變得只有一個(gè)硬幣大小了。隨著芯片集成度的不斷上升，很多毫米級(jí)的小小芯片本身就是一個(gè)電子產(chǎn)品。更有意思的是，雖然鈔票已有50多種防偽特征，但現(xiàn)在還要借助芯片制造技術(shù)，研究電子化紙幣來防偽;為此，德國人和日本人組成的小組，研究出了厚度不到250nm的有機(jī)薄膜晶體管，大約100個(gè)這樣的晶體管就組成了傳統(tǒng)紙幣的防偽電路;有了這種電路，還便于用來追查紙幣的行蹤[1-2]。

　　更冷的基礎(chǔ)性作用

　　更冷是指電子產(chǎn)品的功耗越低越好。因?yàn)楣母叩揭欢ǔ潭葧r(shí)，就會(huì)成為不斷提高芯片集成度而使電子產(chǎn)品變小的障礙，所以，更冷也是嵌入式應(yīng)用的需要。例如，心臟起搏器的功耗現(xiàn)在已低到不用只有10年壽命的電池方式供電了。因此，降低電子產(chǎn)品的功耗成了芯片制造技術(shù)更新的焦點(diǎn)。目前有降低動(dòng)態(tài)功耗和靜態(tài)功耗的技術(shù)。

　　當(dāng)靜態(tài)功耗可以忽略不計(jì)的時(shí)候，因?yàn)閯?dòng)態(tài)功耗與芯片的工作電壓的平方和工作頻率都是成正比的，通過降低工作電壓和門控時(shí)鐘設(shè)計(jì)，或者是在滿足應(yīng)用要求的前提下降低工作頻率，就可以降低整個(gè)芯片的功耗的。

　　當(dāng)芯片的特征尺寸小到65nm及以下的時(shí)候，靜態(tài)功耗的比重就越來越大。而現(xiàn)在的晶體管是按電子學(xué)原理工作的，無法防止漏電，仍然需要研究新的晶體管制造技術(shù)和水冷技術(shù)。據(jù)說，日本物質(zhì)材料研究機(jī)構(gòu)和東京大學(xué)共同開發(fā)了一種新的晶體管架構(gòu)，不是依靠電子移動(dòng)，而是通過銅原子離子化實(shí)現(xiàn)移動(dòng)的，電消耗僅為現(xiàn)在晶體管的百萬分之一[3]。

　　又據(jù)說，IBM已有了一種新式的水冷技術(shù)，水管小到不及一根頭發(fā)絲的厚度，可用在疊層的芯片之間給芯片降溫;未來10年到15年內(nèi)可將龐然大物的超級(jí)計(jì)算機(jī)縮小至一塊方糖大小。IBM水冷技術(shù)尚難解決的主要問題是芯片的疊層之間除了必須具備導(dǎo)線的功能外，還必須能夠防水[4]。

　　現(xiàn)在的超級(jí)計(jì)算機(jī)，受功耗太大的限制，體積不能變小和性能也難以上升，不能用到移動(dòng)性電子產(chǎn)品的嵌入式計(jì)算中。但人們估計(jì)，隨著芯片制造技術(shù)的進(jìn)步，未來的超級(jí)計(jì)算機(jī)也將向兩極分化，一極是數(shù)據(jù)中心的極大規(guī)模的超級(jí)計(jì)算機(jī)，另一極是移動(dòng)物體(手機(jī)、汽車、飛機(jī)和衛(wèi)星等)的極小規(guī)模的超級(jí)計(jì)算機(jī)。例如，為了實(shí)現(xiàn)便攜式電子產(chǎn)品的超級(jí)計(jì)算機(jī)，美國陸軍研究室提出了非對(duì)稱核計(jì)算(Asymmetric Core Computing)概念[5]。

　　更快的基礎(chǔ)性作用

　　計(jì)算機(jī)有高性能計(jì)算、嵌入式計(jì)算以及網(wǎng)絡(luò)化計(jì)算等三種應(yīng)用模式，無論哪一種計(jì)算都是越快越好。芯片制造技術(shù)是通過提高芯片內(nèi)的運(yùn)算速度和芯片間的傳輸速度，來使這些計(jì)算越來越快的。

　　為了提高運(yùn)算速度，芯片的特征尺寸就越小越好。但當(dāng)芯片的特征尺寸小到65nm再往下小的時(shí)候，線的延遲與門的延遲比較起來就越來越大，出現(xiàn)了所謂的“長線” 問題。為了解決長線問題，IBM、Intel與Samsung等公司開發(fā)了傳輸距離能縮短1000倍的硅直通( TSV，Through-silicon-Via)二次集成技術(shù)，而且芯片之間的連線數(shù)目可以增加100倍，也可用來解決超級(jí)計(jì)算機(jī)的所謂“存儲(chǔ)器墻”問題。二次集成制造技術(shù)不僅能為深亞微米的電子產(chǎn)品進(jìn)一步變小提供新的技術(shù)基礎(chǔ); 而且在多種特征尺寸的芯片條件下，二次集成的TSV技術(shù)都可以通過增加芯片的疊層，使各種電子產(chǎn)品，特別是嵌入式計(jì)算機(jī)不斷變小。例如，美國休斯公司早在二十世紀(jì)八十年代就開發(fā)了TSV技術(shù)，成功研制了用于航空航天圖像處理的具有1024～16384個(gè)簡單處理器的多種MPP(大規(guī)模并行處理)計(jì)算機(jī)，體積小到只有手掌的大小。