可以看出，在越來越高的傳輸速率需求的推動下，高性能DSP互連接口在物理層技術的主要發(fā)展趨勢是：從高電壓擺幅→低電壓擺幅，從單端信號→差分信號;從并行總線→串行信號線;從收發(fā)異步→收發(fā)外同步→源同步→串行碼流中嵌入時鐘的串行器/解串行器(SerDes);從半雙工→全雙工;從多點分時共享總線→點-點的專用互連;最終使接口傳輸速率從幾十Mbit/s發(fā)展到目前的10Gbit/s。

　　數(shù)據的串行化意味著數(shù)據必須以分組方式傳輸。而由于信號完整性問題，高速串行差分線一般不允許多點負載，因此基于SerDes的互連一般是點到點的直接互連。當DSP數(shù)量較少時，可以采用DSP間兩兩的直接互連;當DSP數(shù)量較多時，須要采用中間DSP或用于數(shù)據傳輸?shù)闹虚g器件—交換機。

　　因此，物理層技術的發(fā)展推動著高性能DSP的主要互連技術從多點并行總線轉向高速串行直連和分組傳輸交換。例如TI在2008年10月發(fā)布的3核DSP TMS320C6474、Freescale在2008年11月發(fā)布的6核DSP MSC8156，都已經取消傳統(tǒng)意義上的數(shù)據、地址和控制三總線接口而代之以sRIO、GE之類的標準分組交換網絡接口以及AIF這樣的高速直連接口。

　　根據傳輸特性對互連技術分類

　　互連的目的滿足接口及算法鏈路的數(shù)據傳輸需要，因此互連特性往往與傳輸特性緊密相關。各種互連技術雖各有不同，但可以根據互連與傳輸?shù)墓残赃M行統(tǒng)一分類，有助于理解并選擇合適的互連技術。表3是根據互連與傳輸?shù)奶匦詫ΜF(xiàn)有主要DSP互連技術的分類。圖1~圖4是對典型互連技術實例的圖示。

　　對表3補充說明如下：多點總線為多DSP共享并分時占用，不能多數(shù)據流并發(fā)傳輸。多點主從總線可能有主總線的橋接轉換，例如PCI-HPI的PCI2040(TI)、PCI-Local總線的PCI9054(PLX)。傳統(tǒng)互連中的數(shù)據傳輸過程一般都需要源、中間或目的處理器的顯性或隱性(例如TDM中的時隙分配)地直接參與。而基于交換機的網絡互連則一般不需要。間接傳輸中的中介器件、DSP或交換機可以根據需要級聯(lián)。接口轉換橋方式連接標準網絡的實例有：專用于ADI公司SHARC及TigerSHARC的SharcFin和FINe(Bittware)、通用的TSI620(Tundra)。高端FPGA由于其豐富的接口、對幾乎所有互連標準的有效支持、使用的靈活性和高性能的計算處理能力，也會在多DSP的互連中發(fā)揮重要作用。