5月16日消息，據(jù)臺(tái)媒報(bào)道，晶圓代工大廠臺(tái)積電近期分享了其3nm（N3）家族的最新進(jìn)度，相對(duì)于N3E來(lái)說(shuō)，N3P將進(jìn)一步提高性能效率和晶體管密度，目前的良率也已經(jīng)接近N3E，將按原訂計(jì)劃于今年下半年投產(chǎn)。

據(jù)介紹，最初的N3（又名N3B）生命周期較短，蘋(píng)果是唯一主要客戶。N3E制程為N3B寬松版本，取消一些EUV層，也犧牲一些晶體管密度，但有助于降低生產(chǎn)成本，并擴(kuò)大制程窗口（process window）和良率。N3E已按計(jì)劃于去年第四季開(kāi)始量產(chǎn)，目前N3E的D0缺陷密度與N5相當(dāng)，已經(jīng)有多家大客戶采用，相關(guān)客戶產(chǎn)品都有出色產(chǎn)量表現(xiàn)。對(duì)臺(tái)積電客戶來(lái)說(shuō)，他們都能相對(duì)較快地從改進(jìn)制程中獲益。

至于計(jì)劃今年下半年量產(chǎn)的N3P制程，臺(tái)積電表示，N3P已經(jīng)完成認(rèn)證，良率表現(xiàn)已接近N3E。在相同漏電率下，N3P制程能提高4%性能，或在相同主頻下功耗降低9%，整體晶體管密度提高了4%。

由于N3P是N3E光學(xué)微縮版，IP模塊、制程規(guī)則、電子設(shè)計(jì)自動(dòng)化（EDA）工具和設(shè)計(jì)方法等都與前者兼容，因此臺(tái)積電預(yù)計(jì)大多數(shù)新推出的芯片Tape-Out將使用N3P，而非N3E或N3，因?yàn)镹3P成本比N3低，性能效率卻比N3E高。

臺(tái)積電高管指出，目前已成功交付N3P技術(shù)，也通過(guò)認(rèn)證，良率、性能接近N3E。該技術(shù)也獲得產(chǎn)品客戶下線，預(yù)計(jì)下半年開(kāi)始生產(chǎn)。由于N3P的優(yōu)勢(shì)，預(yù)期N3上大部分客戶的新產(chǎn)品將轉(zhuǎn)至N3P制程。

編輯：芯智訊-浪客劍