5月26日，臺積電舉辦“2024年技術論壇臺北站”的活動，臺積電CEO魏哲家罕見的沒有出席，原因是其秘密前往荷蘭訪問位于埃因霍溫的ASML總部，以及位于德國迪琴根的工業(yè)激光專業(yè)公司TRUMPF。

ASML CEO Christophe Fouquet和其激光光源設備供應商TRUMPF CEO Nicola Leibinger-Kammüller近日通過社交媒體透露了魏哲家秘密出訪的行蹤。Christophe Fouquet表示他們向魏哲家介紹了最新的技術和新產品，包括High-NA EUV設備將如何實現未來的半導體微處理技術。

此前報道，臺積電計劃2026年下半年量產1.6nm制程工藝（A16）之后引入High-NA EUV光刻機。魏哲家對ASML總部的秘密訪問讓人頗感意外，可能與臺積電目前正在考慮如何實現更先進的工藝技術有關。

臺積電業(yè)務開發(fā)資深副總經理張曉強于5月14日出席在阿姆斯特丹舉辦的技術研討會上表示：“ASML的High-NA EUV太貴了，我非常喜歡High-NA EU的能力，但不喜歡它的價格”。High-NA EUV光刻機的價格約為3.5億歐元，相比之下，現有的EUV光刻機價格約為1.7億歐元。

根據臺積電的既定計劃，A16工藝節(jié)點不需要使用High-NA EUV光刻機，現有的舊款EUV設備能夠完成。雖然臺積電公開表示A16將不會采用High-NA EUV光刻機，但是本次的密訪動作似乎顯示對這一明確的立場有了新的想法，有可能會修正其既定計劃，提前導入High-NA EUV光刻機進行試驗和學習。臺積電何時使用ASML的最新技術將取決于何時最具成本效益，以及技術成熟度的平衡點。

為什么需要High-NA光刻機？

從早期的深紫外光刻機（DUV）起步，到后來的極紫外光刻機（EUV）以其獨特的極紫外光源和更短的波長，再到如今的高數值孔徑光刻機（High-NA）正式登上舞臺，為制造更小、更精密的芯片提供了可能。

光刻分辨率（R）主要由三個因數決定，分別是光的波長（λ）、光可穿過透鏡的最大角度（鏡頭孔徑角半角θ）的正弦值（sinθ）、折射率（n）以及系數k1有關。而為了減小可光刻的最小特征的尺寸（稱為臨界尺寸 , CD），可以通過調整兩個主要的參數：光的波長λ和數值孔徑NA。

進入EUV世代則對波長參數進行重大調整 —— 使用13.5nm光，而最高分辨率DUV系統(tǒng)則使用193nm光。改變波長之后再進一步提升EUV光刻機的分辨率就要從NA指標上下手了，“NA”即光學系統(tǒng)的數值孔徑，表示光線的入射角度，使用更大的NA透鏡可以打印出更小的結構。

目前ASML已經開始交付的首款High-NA EUV系統(tǒng)數值孔徑已經由傳統(tǒng)EUV的0.33提升到了0.55，分辨率也由13.5nm提升到了8nm，可以實現16nm的最小金屬間距，對于2nm以下制程節(jié)點將非常有用。另外，在生產效率方面，High-NA EUV系統(tǒng)每小時可光刻超過185個晶圓，與已在大批量制造中使用的EUV系統(tǒng)相比還有所增加。ASML還制定了到2025年將新一代High-NA EUV系統(tǒng)（EXE:5200）的生產效率提高到每小時220片晶圓的路線圖。

英特爾希望在2nm領域拔得頭籌

為了在先進制程技術上重回領先地位，英特爾已經率先斥巨資拿下了ASML的首批High-NA EUV光刻機，預計先在即量產的Intel 18A制程節(jié)點上進行驗證和學習，然后再將High-NA EUV光刻機應用于Intel 14A制程的量產。

上個月英特爾晶圓代工（Intel Foundry）宣布，已在美國俄勒岡州希爾斯伯勒的英特爾半導體技術研發(fā)基地完成了業(yè)界首臺High-NA EUV光刻機組裝工作。隨后開始在Fab D1X進行校準步驟，為未來工藝路線圖的生產做好準備。

2011年英特爾首發(fā)了FinFET工藝，22nm FinFET工藝當時遠超臺積電、三星的28nm，技術優(yōu)勢可謂是遙遙領先，然而在14nm節(jié)點之后，英特爾接連遭受了重創(chuàng)，無法跟上臺積電推出10nm、7nm和5nm工藝的節(jié)奏。從14nm到10nm的艱難量產，讓英特爾在2021年提出IDM2.0戰(zhàn)略，打破“自家芯片自家造”的傳統(tǒng)，將芯片生產獨立運營出來：對外開放自己的代工服務，同時擴大采用第三方代工產能。

目前，英特爾代工（由制造部門組成）和英特爾產品（由產品業(yè)務部門組成）之間建立了代工關系。這不僅是一次簡單的結構重組，更是對未來戰(zhàn)略方向的明確宣示，體現了英特爾向代工運營模式即Intel Foundry的轉變，實現到2030年成為全球第二大代工廠的目標。目前英特爾正在不斷加強代工基礎設施建設，計劃未來5年投資1000億美元擴大先進芯片制造能力。

值得注意的是，盡管英特爾雄心勃勃，但由于四年五個節(jié)點及路線演進、生態(tài)構建和產能擴建等巨額的投入，其代工業(yè)務去年營收同比下降31.2%至189億美元，經營虧損70億美元，同比擴大34.6%。對英特爾來說，芯片制造能力是獨有的優(yōu)勢，但也意味著高投入和沉重的負擔，晶圓廠建置成本極高。根據機構估算，建造一座月產量在5萬片晶圓的2nm工廠需要的成本約為280億美元，而同樣產能的3nm工廠的成本約為200億美元。

2024年有可能將是英特爾芯片制造業(yè)務經營虧損最嚴重的一年，從今年一季度財報來看，該業(yè)務運營虧損25億美元，幾乎是上一季度的兩倍。“四年五個制程節(jié)點”計劃的啟動成本達到頂峰，而且大部分產量都在EUV之前的工藝節(jié)點上，經濟性缺乏競爭力。然而隨著完成“四年五個制程節(jié)點”計劃，實現制程工藝重回領先地位，通過產量組合轉向領先的EUV節(jié)點，運營利潤率預計將得到提升。

臺積電選擇平衡成本和技術

按照半導體行業(yè)的摩爾定律，集成電路可容納的晶體管數目，每隔18個月便會增加一倍，性能相應也增加一倍。臺積電董事長劉德音最近在IEEE網站上署名發(fā)表文章，把半導體行業(yè)過去50年縮小芯片尺寸的努力比作“在隧道中行走”。如今距離摩爾定律的極限越來越近，行業(yè)已經走到隧道的盡頭，半導體技術將變得更加難以發(fā)展，2nm將會是芯片巨頭搶灘的關鍵一戰(zhàn)。

相比于激進的英特爾，臺積電卻依舊“淡定”，公開表示其現擁有的低噪點EUV光刻機陣容可以支持生產到2026年。在前不久臺積電舉辦的2024年北美技術論壇，臺積電首次公布了A16制程工藝，并透露A16制程工藝不需要采用下一代High-NA EUV光刻機。

臺積電讓現有EUV發(fā)揮“余熱”，通過提高生產效率的多重掩模和先進的基于納米片的晶體管設計，找到了實現1.6nm的途徑。盡管相對工藝步驟多、周期長、成本高，但采用高NA光刻機可能風險更大，臺積電應是認為采用原有的EUV更為經濟且可行，在成本和技術之間尋求了平衡。

臺積電于2019年開始在其N7+工藝上使用EUV，通過優(yōu)化EUV曝光劑量及其使用的光刻膠，改進光罩薄片延長壽命、提升產量、降低缺陷率等等，如今光刻機數量增加了十倍，但晶圓產出是2019年的30倍，且仍將持續(xù)改進，這也成為其未來支撐1.6nm工藝的重要支柱。

臺積電A16工藝將結合GAAFET與背面供電，以提升邏輯密度和能效。與N2P相比，A16工藝芯片預計在相同電壓和復雜度下性能提升8%-10%，在相同頻率和晶體管數量下功耗降低15%-20%，且密度將提升1.1倍。

在之前的2nm節(jié)點，臺積電已全面導入GAAFET晶體管技術，因而其1.6nm工藝更突出的特征還在于背面供電。作為繼工藝縮進、3D封裝后第三個提高芯片晶體管密度和能效的革新之一，背面供電不僅是半導體工藝創(chuàng)新的重要發(fā)展方向之一，也成為先進工藝比拼的新“競技場”。

有分析稱，臺積電的背面供電盡管比英特爾推出晚了一兩年，但其新型超級電源軌BSPDN技術將背面電源網絡直接連接到每個晶體管的源極和漏極，比英特爾PowerVia與晶體管開發(fā)分開的方案更為復雜，在面積縮放層面更為有效。

此前ASML首次財務官Roger Dassen在接受采訪時表示，High-NA EUV光刻機可以避免制造上雙重或四重曝光帶來的復雜性，在邏輯和存儲芯片方面是最具成本效益的解決方案，對于提高制程效率和性能方面具有巨大潛力。由于計劃會根據現有技術的表現以及其他市場因素而改變，所以臺積電最后也可能會改變引入High-NA EUV光刻技術的時間點。

但是引入High-NA EUV光刻機也需要解決相應的挑戰(zhàn)，如可以支持光子散粒噪聲和生產力要求的光源、滿足0.55NA小焦點深度的解決方案、計算光刻能力、掩膜制造和計算基礎設施包括新型材料等等，加上一定的調試和開發(fā)時間，兼顧穩(wěn)定性，投入的時間和隱形的成本可以想見。

用戶最關心的是總成本問題，芯片制造商可能更愿意使用更經濟可行的Low-NA EUV以雙重曝光或采用先進封裝技術作為補充。此外，市場需求也需考量。采用High-NA EUV光刻機制造的芯片成本巨增，雖然每片晶圓切割的芯片更多，但需要銷售更多的芯片才能彌補投入，單靠手機AP芯片市場難以支撐，AI芯片的需求能否有足夠的量來消化成本仍待觀察。

細究臺積電的成功之路，臺積電從來就不爭“第一個吃螃蟹者” —— 當三星在2018年開始在其7nm工藝中使用EUV之際，臺積電依靠成熟的DUV光刻機仍成功地開辟了首條7nm產線，巧妙地避開了當時EUV光刻機的不完善和高昂成本，直到EUV的穩(wěn)定性和成熟性得到確認，相較之下，雖然三星率先采用EUV但由于良率問題反而讓臺積電后來居上；對于GAAFET臺積電也并沒有急于使用，而是依舊選擇穩(wěn)妥的FinFET路線，盡管三星在3nm先聲奪人但良率過低和反復跳票又讓臺積電在3nm后發(fā)先至。

這些都印證了臺積電在技術進階路線選擇上的準確判斷，接下來的問題是此前臺積電在1.6nm工藝劃的High-NA EUV光刻機“紅線”，未來具體在哪一節(jié)點引入成為業(yè)界關注的話題。

目前ASML每年High-NA EUV光刻機的產能大概在5到6臺，今年生產的這些設備將全部運往美國的芯片制造商，而英特爾已經獲得了明年上半年之前生產的大部分High-NA EUV光刻機，這很大程度上得益于新設備出現時，英特爾選擇了搶先下單。三星和SK海力士則預計在明年下半年也將取得High-NA EUV光刻機。

不過，EUV光刻技術或非是通向先進制程的必由之路。未來幾年可能會出現所謂下一代光刻技術，如NIL（納米壓印光刻），EUV光刻機在制造晶體管時會遇到它的物理極限。NIL光刻機最大的好處是光源相對便宜，即不需要用能源轉換效率低的EUV的激光源，而是只用一些DUV或者是更成熟的光源就可以結合納米涂層的方法實現2nm/1nm制程的量產。