ip 文章進(jìn)入ip技術(shù)社區(qū)

對數(shù)轉(zhuǎn)換電路--可獲得IP/十進(jìn)位輸出

電路的功能為了把大范圍的信號電平壓縮顯示，可使用對數(shù)電路，通常稱對數(shù)放大器，在電氣電路中多使用以10為底的常用對數(shù)，本電路是1V/十進(jìn)位、即10倍的變化引起1V變化輸出的電路。對數(shù)作為除法、乘法等運算電路的基本
關(guān)鍵字： IP 對數(shù) 轉(zhuǎn)換電路

CDMA無線終端TCP／IP協(xié)議介紹

CDMA是無線通信領(lǐng)域的后起之秀，采用頻分編碼技術(shù)，與基于時分復(fù)用的GSM相比具有明顯優(yōu)勢。CDMA能夠?qū)崿F(xiàn)從現(xiàn)有通信系統(tǒng)到下一代通信系統(tǒng)的平滑過渡，具有較強的功能伸縮性；可以支持先進(jìn)的天線技術(shù)，通過增加小區(qū)覆蓋
關(guān)鍵字：協(xié)議介紹 IP TCP 無線終端 CDMA

IP4776CZ38構(gòu)成的HDMI接口技術(shù)

本文介紹了IP4776CZ38主要特性和優(yōu)勢, 功能方框圖, HDMI發(fā)送器和接收器應(yīng)用框圖以及PCB布局方案框圖.NXP公司的IP4776CZ38是全集成的HDMI接口器件,集成了電平轉(zhuǎn)移,ESD和背驅(qū)保護(hù)等功能. IP4776CZ38和HDMI 1.3兼容,每路
關(guān)鍵字： 4776 HDMI IP 38

利用FFT IP Core實現(xiàn)FFT算法

結(jié)合工程實踐，介紹了一種利用FFT IP Core實現(xiàn)FFT的方法，設(shè)計能同時對兩路實數(shù)序列進(jìn)行256點FFT運算，并對轉(zhuǎn)換結(jié)果進(jìn)行求模平方運算，且對數(shù)據(jù)具有連續(xù)處理的能力。設(shè)計采用低成本的FPGA實現(xiàn)，具有成本低、性能高、
關(guān)鍵字： FFT Core IP 算法

可以將第三方的IP(來自VHDL或Verilog)吸納到NI Fl

如果適配器模塊是由NI公司開發(fā)的，那么不需要任何VHDL或其他硬件描述語言的經(jīng)驗。所有的FPGA編程均通過NI LabVIEW FPGA模塊和NI-RIO驅(qū)動程序軟件以圖形化的方式完成。如果該適配器模塊是由第三方開發(fā)的，則或許提供定
關(guān)鍵字： FlexRIO Verilog VHDL IP

TCP/IP遠(yuǎn)程網(wǎng)絡(luò)步進(jìn)電機控制器

在計算機整合制造業(yè)(CIM)或工業(yè)自動化(IA)領(lǐng)域，許多控制設(shè)備進(jìn)行長距離的數(shù)據(jù)傳送時有困難，抗干擾性能不好,多 ...
關(guān)鍵字： TCP IP 遠(yuǎn)程網(wǎng)絡(luò) 步進(jìn)電機控制器

基于FPGA的UPFC控制器IP設(shè)計

　0 引言　　統(tǒng)一潮流控制器(Unified Power Flow Con-troller，簡稱UPFC)是一種可以較大范圍地控制電流使之按指定路經(jīng)流動的設(shè)備，它可在保證輸電線輸送容量接近熱穩(wěn)定極限的同時又不至于過負(fù)荷?？刂葡到y(tǒng)是UPFC的核
關(guān)鍵字： IP 設(shè)計控制器 UPFC FPGA 基于

IP承載網(wǎng)絡(luò)規(guī)劃設(shè)計探討

毋庸置疑，現(xiàn)代通信網(wǎng)絡(luò)的發(fā)展，是由業(yè)務(wù)需求和市場需求來決定的，而不是技術(shù)的發(fā)展。我們回頭看看互聯(lián)網(wǎng)（IP網(wǎng)絡(luò)）的發(fā)展歷程，這其中市場推動的痕跡非常明顯：這一種六七十年代就已經(jīng)誕生的IP網(wǎng)絡(luò)技術(shù)，在九十年代
關(guān)鍵字：探討規(guī)劃設(shè)計網(wǎng)絡(luò) 承載 IP

基于Nios II處理器的SVPWM IP Core設(shè)計

摘要為降低FPGA實現(xiàn)3電平SVPWM算法的復(fù)雜性，減小SVPWM模塊所占用的資源，文中利用正弦函數(shù)和余弦函數(shù)的關(guān)系，采用小容量ROM提出了一種新的SVPWM控制算法。利用Verilog HDL實現(xiàn)了算法的硬件設(shè)計，并封裝成IP核以方便
關(guān)鍵字： SVPWM Nios Core IP

基于Nios II步進(jìn)電機控制器IP核的設(shè)計與實現(xiàn)

摘要根據(jù)Nios II處理器的Avalon總線規(guī)范，設(shè)計了一款面向步進(jìn)電機的控制器IP核。該定制IP核采用軟、硬件協(xié)同設(shè)計的方法，功能符合Avalon總線的讀寫傳輸時序，具有完備的步進(jìn)電機驅(qū)動能力。仿真結(jié)果表明，該IP核具有
關(guān)鍵字： IP 設(shè)計實現(xiàn) 控制器電機 Nios II 步進(jìn) 基于

IP承載網(wǎng)絡(luò)規(guī)劃設(shè)計分析

毋庸置疑，現(xiàn)代通信網(wǎng)絡(luò)的發(fā)展，是由業(yè)務(wù)需求和市場需求來決定的，而不是技術(shù)的發(fā)展。我們回頭看看互聯(lián)網(wǎng)（IP網(wǎng)絡(luò)）的發(fā)展歷程，這其中市場推動的痕跡非常明顯：這一種六七十年代就已經(jīng)誕生的IP網(wǎng)絡(luò)技術(shù)，在九十年代
關(guān)鍵字：分析規(guī)劃設(shè)計網(wǎng)絡(luò) 承載 IP

ATM網(wǎng)絡(luò)與IP兼容技術(shù)介紹

ATM可以提供空前的可伸縮性和性價比，以及對將來的實時業(yè)務(wù)、多媒體業(yè)務(wù)等的支持,ATM將扮演重要的角色。但目前的信息體系，即LAN和WAN，建立在網(wǎng)絡(luò)層協(xié)議如IP、IPX、AppleTalk等的基礎(chǔ)上，因此，ATM的成功及Internet
關(guān)鍵字：技術(shù) 介紹兼容 IP 網(wǎng)絡(luò) ATM

基于IP復(fù)用和SOC技術(shù)的微處理器FSPLCSOC模塊設(shè)計

基于IP復(fù)用和SOC技術(shù)的微處理器FSPLCSOC模塊設(shè)計,1 引言　　文中采用IP核復(fù)用方法和SOC技術(shù)基于AVR 8位微處理器AT90S1200IP Core設(shè)計專用PLC微處理器FSPLCSOC模塊。隨著芯片集成程度的飛速提高，IC產(chǎn)業(yè)中形成了以片上系統(tǒng)SOC(System-on-Chip)技術(shù)為主的設(shè)計方式。一
關(guān)鍵字： FSPLCSOC 模塊設(shè)計微處理器技術(shù) IP 復(fù)用 SOC 基于

MCU&USB設(shè)備控制器IP核的設(shè)計

MCUUSB設(shè)備控制器IP核的設(shè)計,摘要：用硬件描述語言verilog HDL設(shè)計實現(xiàn)了一種MCUUSB設(shè)備控制器IP核。論文首先簡要介紹了設(shè)計的背景,重點對自主研發(fā)的將MCUUSB控制器集成于一個芯片的設(shè)計和研究分析。最后給出nc-verilog功能仿真方案以及FPGA驗
關(guān)鍵字：設(shè)計 IP 控制器設(shè)備 MCU&USB

嵌入式微處理器IP core設(shè)計與分析

嵌入式微處理器IP core設(shè)計與分析,摘要：本文在對傳統(tǒng)微控制器進(jìn)行系統(tǒng)分析的基礎(chǔ)上，提出了一種較好的改進(jìn)設(shè)計方法。回避了傳統(tǒng)微控制器基于累加器的ALU結(jié)構(gòu)及算術(shù)邏輯指令：并在指令執(zhí)行時序上盡量減少指令執(zhí)行所需的時鐘周期。通過仿真驗證證明該設(shè)
關(guān)鍵字：設(shè)計分析 core IP 微處理器嵌入式

共798條 26/54 |‹ « 24 25 26 27 28 29 30 31 32 33 » ›|

ip介紹

IP是英文Internet Protocol（網(wǎng)絡(luò)之間互連的協(xié)議）的縮寫，中文簡稱為“網(wǎng)協(xié)”，也就是為計算機網(wǎng)絡(luò)相互連接進(jìn)行通信而設(shè)計的協(xié)議。在因特網(wǎng)中，它是能使連接到網(wǎng)上的所有計算機網(wǎng)絡(luò)實現(xiàn)相互通信的一套規(guī)則，規(guī)定了計算機在因特網(wǎng)上進(jìn)行通信時應(yīng)當(dāng)遵守的規(guī)則。任何廠家生產(chǎn)的計算機系統(tǒng)，只要遵守 IP協(xié)議就可以與因特網(wǎng)互連互通。IP地址具有唯一性，根據(jù)用戶性質(zhì)的不同，可以分為5類。另外，IP還有進(jìn)入 [ 查看詳細(xì) ]