fpga soc 文章進(jìn)入fpga soc技術(shù)社區(qū)

賽普拉斯PSoC(tm)被任天堂選用

可編程System-on-Chip(產(chǎn)品可減少開(kāi)發(fā)時(shí)間與成本，有助任天堂的價(jià)格點(diǎn)降至100美元以下日前，賽普拉斯半導(dǎo)體公司 (Cypress Semiconductor ) 宣布全球互動(dòng)娛樂(lè)領(lǐng)域的領(lǐng)導(dǎo)者任天堂公司 (Nintendo Co., Ltd.) 選用其PSoC(（可編程單片系統(tǒng)）混合信號(hào)陣列，為廣受歡迎的全新便攜式游戲機(jī)Game Boy(r) Micro采用。任天堂采用PSoC器件來(lái)管理Gam
關(guān)鍵字：賽普拉斯 SoC ASIC

三星接受高通芯片制造委托擴(kuò)SoC

美國(guó)高通（QUALCOMM）正式宣布已選擇韓國(guó)三星電子作為新的芯片制造委托廠商。目前尚未公布半導(dǎo)體代工相關(guān)合同的詳細(xì)內(nèi)容，兩公司將就三星的90nm以后的工藝技術(shù)展開(kāi)合作。　　在美國(guó)無(wú)工廠半導(dǎo)體制造商業(yè)界團(tuán)體FSA（Fabless semiconductor Association）發(fā)表的“無(wú)加工半導(dǎo)體制造商銷(xiāo)售十強(qiáng)”中，高通的無(wú)工廠半導(dǎo)體業(yè)務(wù)部門(mén)（QCT：QUALCOMM CDMA Technologies）近期一直
關(guān)鍵字：三星 SoC ASIC

基于ARM7TDMI的SoC語(yǔ)音處理系統(tǒng)的設(shè)計(jì)

基于ARM7TDMI的SoC語(yǔ)音處理系統(tǒng)的設(shè)計(jì),基于ARM7TDMI的SoC片內(nèi)AC97模塊和片外CODEC-UCB1400，采用ITU-T的G.721算法設(shè)計(jì)語(yǔ)音處理系統(tǒng);提出一種基于低端RISC核的語(yǔ)音系統(tǒng)設(shè)計(jì)方案。
關(guān)鍵字：理系設(shè)計(jì) 處理語(yǔ)音 ARM7TDMI SoC 基于

Coware助力國(guó)內(nèi)SoC設(shè)計(jì)

隨著SoC設(shè)計(jì)的發(fā)展，ESL（電子系統(tǒng)級(jí)）設(shè)計(jì)成為大家關(guān)注的焦點(diǎn)。ESL設(shè)計(jì)是能夠讓SoC設(shè)計(jì)工程師以緊密耦合方式開(kāi)發(fā)、優(yōu)化和驗(yàn)證復(fù)雜系統(tǒng)架構(gòu)和嵌入式軟件的一套方法學(xué)。業(yè)內(nèi)許多電子產(chǎn)品和器件制造商正在將他們的設(shè)計(jì)轉(zhuǎn)向ESL，他們認(rèn)為，這是唯一能夠管理如今產(chǎn)品中日益復(fù)雜的硬件和嵌入式軟件的方法。 Coware公司是領(lǐng)先的ESL軟件工具和服務(wù)的供應(yīng)商，他們提供的技術(shù)和服務(wù)能夠創(chuàng)建電子系統(tǒng)的算法和架構(gòu)模型，使客戶能夠及早對(duì)系統(tǒng)進(jìn)行評(píng)估和優(yōu)化，并順利地進(jìn)行軟件開(kāi)發(fā)和硬件實(shí)現(xiàn)。Coware主要提供4個(gè)方面的ESL工
關(guān)鍵字： Coware SoC ASIC

使用Verilog實(shí)現(xiàn)基于FPGA的SDRAM控制器

介紹了SDRAM的特點(diǎn)和工作原理，提出了一種基于FPGA的SDRAM控制器的設(shè)計(jì)方法，使用該方法實(shí)現(xiàn)的控制器可非常方便地對(duì)SDRAM進(jìn)行控制。
關(guān)鍵字： Verilog SDRAM FPGA 控制器

ARM加快基于AMBA3AXI的SoC產(chǎn)品上市時(shí)間

AMBA BusMatrix和AMBA Designer技術(shù)令復(fù)雜SoC設(shè)計(jì)的關(guān)鍵階段得以實(shí)現(xiàn)自動(dòng)化和簡(jiǎn)化 ARM 公司在于加利福尼亞州圣塔克萊拉市舉行的第二屆ARM開(kāi)發(fā)者年度大會(huì)上發(fā)布了用于嵌入式系統(tǒng)設(shè)計(jì)的ARM AMBA? BusMatrixTM和AMBA DesignerTM產(chǎn)品。AMBA BusMatrix互連使得系統(tǒng)架構(gòu)師能夠?qū)π阅苓M(jìn)行最優(yōu)化，AMBA Designer工具則對(duì)子系統(tǒng)的快速配置提供了可能。 AMBA&
關(guān)鍵字： ARM SoC ASIC

8 位微控制器在SoC 的應(yīng)用

過(guò)去15 年來(lái)，許多人都曾預(yù)測(cè)8 位微控制器即將退出舞臺(tái)，然而這卻是電子產(chǎn)業(yè)失誤最大的預(yù)測(cè)之一；事實(shí)上，雖然16 和32 位產(chǎn)品已極為常見(jiàn)，8 位微控制器的需求仍繼續(xù)成長(zhǎng)，總值約達(dá)到今日100 億美元全球微控制器市場(chǎng)的一半。推動(dòng)8 位市場(chǎng)快速發(fā)展及成長(zhǎng)的動(dòng)力主要來(lái)自于8 位產(chǎn)品效能的大幅提升，特別是以8051 系列為基礎(chǔ)的產(chǎn)品，其它原因還包括芯片內(nèi)建功能的加強(qiáng)以及不斷縮小的封裝體積。今天，這類(lèi)組件已能提供高達(dá)100&
關(guān)鍵字： SoC SoC ASIC

2005年10月18日，芯原微電子獲得ARM多個(gè)處理器授權(quán)

　　2005年10月18日芯原微電子獲得ARM多個(gè)處理器授權(quán)(ARM7TDMI®、ARM922TTM和ARM926EJ-STM)，用于消費(fèi)及汽車(chē)電子產(chǎn)品SoC設(shè)計(jì)服務(wù)。這一授權(quán)協(xié)議將幫助中國(guó)IC設(shè)計(jì)服務(wù)公司加快SoC設(shè)計(jì)速度，滿足消費(fèi)及汽車(chē)電子產(chǎn)品市場(chǎng)的需求。
關(guān)鍵字： ARM 處理器 SoC

基于FPGA的毫米波多目標(biāo)信號(hào)形成技術(shù)的研究

毫米波多目標(biāo)信號(hào)發(fā)生器通過(guò)模擬的方法產(chǎn)生多種類(lèi)型高精度的雷達(dá)多目標(biāo)回波信號(hào)，在實(shí)際雷達(dá)系統(tǒng)前端不具備的條件下對(duì)雷達(dá)系統(tǒng)后級(jí)進(jìn)行調(diào)試，便于制導(dǎo)武器的性能測(cè)試，大大加快新武器的研制進(jìn)程。毫米波多目標(biāo)信號(hào)產(chǎn)生的關(guān)鍵是要求回波信號(hào)距離分辨率極高，常規(guī)的多目標(biāo)信號(hào)產(chǎn)生方法如使用數(shù)字延時(shí)線產(chǎn)生多目標(biāo)之間的延時(shí)，其控制不靈活，并且有些延時(shí)線需要接ECL電源，使用不方便也增加了設(shè)計(jì)的復(fù)雜度。使用分立元件實(shí)現(xiàn)延時(shí)則使電路元件過(guò)多，電路的穩(wěn)定性及延時(shí)的精確性也會(huì)大大降低。本文介紹一種新的產(chǎn)生毫米波雷達(dá)模擬器的多目標(biāo)信號(hào)的方法
關(guān)鍵字： FPGA

FPGA 設(shè)計(jì)的四種常用思想與技巧

　　本文討論的四種常用FPGA/CPLD設(shè)計(jì)思想與技巧：乒乓操作、串并轉(zhuǎn)換、流水線操作、數(shù)據(jù)接口同步化，都是FPGA/CPLD 邏輯設(shè)計(jì)的內(nèi)在規(guī)律的體現(xiàn)，合理地采用這些設(shè)計(jì)思想能在FPGA/CPLD設(shè)計(jì)工作種取得事半功倍的效果。　　FPGA/CPLD的設(shè)計(jì)思想與技巧是一個(gè)非常大的話題，由于篇幅所限，本文僅介紹一些常用的設(shè)計(jì)思想與技巧，包括乒乓球操作、串并轉(zhuǎn)換、流水線操作和數(shù)據(jù)接口的同步方法。希望本文能引起工程師們的注意，如果能有意識(shí)地利用這些原則指導(dǎo)日后的設(shè)計(jì)工作，將取得事半功倍的效果！乒乓操作
關(guān)鍵字： FPGA 嵌入式

大型設(shè)計(jì)中FPGA的多時(shí)鐘策略

　　利用FPGA 實(shí)現(xiàn)大型設(shè)計(jì)時(shí)，可能需要FPGA 具有以多個(gè)時(shí)鐘運(yùn)行的多重?cái)?shù)據(jù)通路，這種多時(shí)鐘FPGA 設(shè)計(jì)必須特別小心，需要注意最大時(shí)鐘速率、抖動(dòng)、最大時(shí)鐘數(shù)、異步時(shí)鐘設(shè)計(jì)和時(shí)鐘/數(shù)據(jù)關(guān)系。設(shè)計(jì)過(guò)程中最重要的一步是確定要用多少個(gè)不同的時(shí)鐘，以及如何進(jìn)行布線，本文將對(duì)這些設(shè)計(jì)策略深入闡述。　　FPGA 設(shè)計(jì)的第一步是決定需要什么樣的時(shí)鐘速率，設(shè)計(jì)中最快的時(shí)鐘將確定FPGA 必須能處理的時(shí)鐘速率。最快時(shí)鐘速率由設(shè)計(jì)中兩個(gè)觸發(fā)器之間一個(gè)信號(hào)的傳輸時(shí)間P 來(lái)決定，如果P 大于時(shí)鐘周期T，則當(dāng)信號(hào)在一個(gè)觸發(fā)
關(guān)鍵字： FPGA 嵌入式

自適應(yīng)算術(shù)編碼的FPGA實(shí)現(xiàn)

　　算術(shù)編碼是一種無(wú)失真的編碼方法，能有效地壓縮信源冗余度，屬于熵編碼的一種。算術(shù)編碼的一個(gè)重要特點(diǎn)就是可以按分?jǐn)?shù)比特逼近信源熵，突破了Haffman編碼每個(gè)符號(hào)只不過(guò)能按整數(shù)個(gè)比特逼近信源熵的限制。對(duì)信源進(jìn)行算術(shù)編碼，往往需要兩個(gè)過(guò)程，第一個(gè)過(guò)程是建立信源概率表，第二個(gè)過(guò)程是對(duì)信源發(fā)出的符號(hào)序列進(jìn)行掃描編碼。而自適應(yīng)算術(shù)編碼在對(duì)符號(hào)序列進(jìn)行掃描的過(guò)程中，可一次完成上述兩個(gè)過(guò)程，即根據(jù)恰當(dāng)?shù)母怕使烙?jì)模型和當(dāng)前符號(hào)序列中各符號(hào)出現(xiàn)的頻率，自適應(yīng)地調(diào)整各符號(hào)的概率估計(jì)值，同時(shí)完成編碼。盡管從編碼效率上看不如已
關(guān)鍵字： FPGA 嵌入式

HDLC控制協(xié)議的FPGA設(shè)計(jì)與實(shí)現(xiàn)

設(shè)計(jì)了一種基于ＦＰＧＡ的ＨＤＬＣ協(xié)議控制系統(tǒng)?該系統(tǒng)可有效利用ＦＰＧＡ片內(nèi)硬件資源，無(wú)需外圍電路，高度集成且操作簡(jiǎn)單。重點(diǎn)對(duì)協(xié)議的ＣＲＣ校驗(yàn)及“０”比特插入模塊進(jìn)行了介紹，給出了相應(yīng)的ＶＨＤＬ代碼及功能仿真波形圖。
關(guān)鍵字： HDLC FPGA 控制協(xié)議

基于FPGA和USB的高速數(shù)據(jù)傳輸、記錄及顯示系統(tǒng)

提出了一種基于FPGA和USB的高速數(shù)據(jù)傳輸、記錄及顯示系統(tǒng)的設(shè)計(jì)方案，并對(duì)其中的低電壓差分信號(hào)（LVDS）傳輸方式、FPGA功能模塊以及USB傳輸模塊等進(jìn)行了介紹。
關(guān)鍵字： FPGA USB 高速數(shù)據(jù)傳輸記錄

多處理器系統(tǒng)芯片設(shè)計(jì)：IP重用和嵌入式SOC開(kāi)發(fā)的邏輯方法

硅芯片技術(shù)的飛速發(fā)展給SOC設(shè)計(jì)帶來(lái)新的危機(jī)。為了保持產(chǎn)品的競(jìng)爭(zhēng)力，新的通信產(chǎn)品、消費(fèi)產(chǎn)品和計(jì)算機(jī)產(chǎn)品設(shè)計(jì)必須在功能、可靠性和帶寬方面有顯著增長(zhǎng)，而在成本和功耗方面有顯著的下降。與此同時(shí)，芯片設(shè)計(jì)人員面臨的壓力是在日益減少的時(shí)間內(nèi)設(shè)計(jì)開(kāi)發(fā)更多的復(fù)雜硬件系統(tǒng)。除非業(yè)界在SOC設(shè)計(jì)方面采取一種更加有效和更加靈活的方法，否則投資回報(bào)障礙對(duì)許多產(chǎn)品來(lái)說(shuō)就簡(jiǎn)直太高了。半導(dǎo)體設(shè)計(jì)和電子產(chǎn)品發(fā)明的全球性步伐將會(huì)放緩。 &
關(guān)鍵字：硅芯片技術(shù) SoC ASIC