fpga ip 文章進(jìn)入fpga ip技術(shù)社區(qū)

基于FPGA的數(shù)字式心率計

心率計是常用的醫(yī)學(xué)檢查設(shè)備，實時準(zhǔn)確的心率測量在病人監(jiān)控、臨床治療及體育競賽等方面都有著廣泛的應(yīng)用。心率測量包括瞬時心率測量和平均心率測量。瞬時心率不僅能夠反映心率的快慢。同時能反映心率是否勻齊；平均心率雖只能反映心率的快慢，但記錄方便，因此這兩個參數(shù)在測量時都是必要的。　　測量心率有模擬和數(shù)字兩種方法。模擬方法是在給定的時間間隔內(nèi)計算R波（或脈搏波）的脈沖個數(shù)，然后將脈沖計數(shù)乘以一個適當(dāng)?shù)某?shù)測量心率的。這種方法的缺點是測量誤差較大、元件參數(shù)調(diào)試?yán)щy、可靠性差。數(shù)字方法是先測量相鄰R波之間的時間，
關(guān)鍵字： FPGA 醫(yī)療電子專題醫(yī)療保健類

博通與東芝授權(quán)獲得ARM PrimeCell IP用于高性能SoC設(shè)計

　　ARM宣布東芝公司（Toshiba Corporation）與博通公司（Broadcom Corporation）授權(quán)獲得了ARM®; PrimeCell®; 產(chǎn)品，用于高性能片上系統(tǒng)（SoC）設(shè)計。　　通過簽訂有關(guān)ARM® PrimeCell® 產(chǎn)品的綜合授權(quán)協(xié)議，東芝將在AMBA Designer環(huán)境下通過圖形用戶接口加快開發(fā)可直接部署的基礎(chǔ)設(shè)施解決方案。博通授權(quán)獲得了ARM®
關(guān)鍵字： ARM IP PrimeCell SoC設(shè)計博通單片機(jī) 東芝授權(quán) 嵌入式系統(tǒng) SoC ASIC

從新技術(shù)IP發(fā)展看07年電子領(lǐng)域的四大熱點

2006年，新技術(shù)IP開始整合進(jìn)不同應(yīng)用中，使得制造商和用戶能夠在推動2007和2008年主要趨勢的領(lǐng)域中對其進(jìn)行檢驗。與此同時，其它許多國家開始采用在其它地方得到驗證的技術(shù)(特別是在數(shù)字電視方面)。這些新的IP是什么？我們可以在四個關(guān)鍵領(lǐng)域中看到它們： 1、數(shù)字電視和高清(取決于具體的市場)：許多都需要部署條件(廣播服務(wù)中的帶寬，接口(HDMI/DVI)，顯示系統(tǒng)，DRM
關(guān)鍵字： IP 電子領(lǐng)域

用單片機(jī)實現(xiàn)SRAM工藝FPGA的加密應(yīng)用

在現(xiàn)代電子系統(tǒng)設(shè)計中，由于可編程邏輯器件的卓越性能、靈活方便的可升級特性，而得到了廣泛的應(yīng)用。由于大規(guī)模高密度可編程邏輯器件多采用SRAM工藝，要求每次上電，對FPGA器件進(jìn)行重配置，這就使得可以通過監(jiān)視配置的位數(shù)據(jù)流，進(jìn)行克隆設(shè)計。因此，在關(guān)鍵、核心設(shè)備中，必須采用加密技術(shù)保護(hù)設(shè)計者的知識產(chǎn)權(quán)。 1　基于SRAM工藝FPGA的保密性問題　　通常，采用SRAM工藝的FPGA芯片的的配置方法主要有三種：由計算機(jī)通過下載電纜配置、用專用配置芯片（如Altera公司的EPCX系列芯片）配置、采用存儲器
關(guān)鍵字： FPGA SRAM 單片機(jī) 加密嵌入式系統(tǒng) 存儲器

德州儀器在 CES 上展示基于達(dá)芬奇技術(shù)的 IP 視頻電話

新一代視頻電話采用可編程 SoC 解決方案實現(xiàn)成本降低，更快上市日前，德州儀器 (TI) 在于拉斯維加斯舉行的2007 國際消費電子展（CES）上展出基于達(dá)芬奇 (DaVinci) 媒體器件的新一代 IP 視頻電話，再次實現(xiàn)了達(dá)芬奇技術(shù)加速創(chuàng)新的承諾。借助 TI 可編程片上系統(tǒng) (SoC) 解決方案、軟件與開發(fā)工具，制造商可減少物料清單而降低整體系統(tǒng)成本，并加快包括支持&nb
關(guān)鍵字： CES IP 達(dá)芬奇技術(shù) 德州儀器視頻電話通訊網(wǎng)絡(luò) 無線消費電子消費電子

賽靈思VIRTEX-5 成為全球首個通過所有v1.1標(biāo)準(zhǔn)測試的FPGA

通過PCI EXPRESS兼容性測試 - 賽靈思VIRTEX-5 成為全球首個通過所有v1.1標(biāo)準(zhǔn)測試的FPGA 經(jīng)驗證的解決方案使用戶可快速采用業(yè)界速度最快的、內(nèi)建低功耗PCI Express 端點模塊和串行收發(fā)器的65nm FPGA 靈思公司( Xilinx, Inc. (NASDAQ: XLNX))宣布其Virtex™-5&nbs
關(guān)鍵字： FPGA v1.1標(biāo)準(zhǔn)測試單片機(jī) 嵌入式系統(tǒng) 賽靈思VIRTEX-5

賽靈思最新版ISE大幅縮短FPGA設(shè)計周期

賽靈思公司（Xilinx, Inc.）推出業(yè)界應(yīng)用最廣泛的集成軟件環(huán)境（ISE）設(shè)計套件的最新版本ISE 9.1i。新版本專門為滿足業(yè)界當(dāng)前面臨的主要設(shè)計挑戰(zhàn)而優(yōu)化，這些挑戰(zhàn)包括時序收斂、設(shè)計人員生產(chǎn)力和設(shè)計功耗。除了運(yùn)行速度提高2.5倍以外，ISE 9.1i還新采用了SmartCompile 技術(shù)，因而可在確保設(shè)計中未變更部分實施結(jié)果的同時，將硬件實現(xiàn)的速度再提高多達(dá)6倍。同時，ISE 9.1i 還優(yōu)化了其最新65nm Virtex-
關(guān)鍵字： FPGA ISE 單片機(jī) 嵌入式系統(tǒng) 賽靈思

以太網(wǎng)到多路E1適配電路設(shè)計及FPGA實現(xiàn)

伴隨著Internet的迅速發(fā)展，IP已經(jīng)成為綜合業(yè)務(wù)通信的首選協(xié)議，其承載的信息量也在成倍增長，如何利用現(xiàn)有的電信資源組建寬帶IP網(wǎng)絡(luò)是近年來研究的熱點。目前，比較成熟的技術(shù)主要有IP over SDH(POS)和IP over ATM（POA）。POS將IP包直接裝入SDH的虛容器中，通道開銷少、實現(xiàn)簡單，具有自動保護(hù)切換功能；POA的復(fù)接過程比較復(fù)雜，可以通過高系統(tǒng)開銷提供較好的服務(wù)質(zhì)量保證（QOS）。從目前的市場看，各大通信設(shè)備商都推出了基于POS/POA的產(chǎn)品，但總體成本較高，主要面向的是一些高
關(guān)鍵字： E1 FPGA 單片機(jī) 嵌入式系統(tǒng) 適配電路通訊網(wǎng)絡(luò) 無線

FPGA:來日方長顯身手--專訪Altera總裁兼CEO John Daane

Altera是一個團(tuán)結(jié)緊密的團(tuán)體，每一個成員都有共同的堅定的信念和為此信念奮斗不息的激情。我從John Daane身上也看到這一點。Daane是一位年輕的CEO，在加入Altera之前，他在LSI Logic公司工作了15年，負(fù)責(zé)ASIC技術(shù)的研發(fā)。這又是他們的一個共同特點，這些投身FPGA事業(yè)的人物，幾乎都曾是ASIC行業(yè)的專家?？磥硭麄兊拇_是一群志同道合的人，在若干年前看到FPGA行業(yè)發(fā)展的大好前景，所以聚到一起來了。如果現(xiàn)在讓我歷
關(guān)鍵字： FPGA

DVB-C解交織器的FPGA實現(xiàn)

卷積交織和解交織原理簡介在DVB-C系統(tǒng)當(dāng)中，實際信道中的突發(fā)錯誤往往是由脈沖干擾、多徑衰落引起的，在統(tǒng)計上是相關(guān)的，所以一旦出現(xiàn)不能糾正的錯誤時，這種錯誤將連續(xù)存在。因此在DVB-C系統(tǒng)里，采用了卷積交織來解決這種問題。它以一定規(guī)律擾亂源符號數(shù)據(jù)的時間順序，使其相關(guān)性減弱，然后將其送入信道，解交織器按相反規(guī)律恢復(fù)出源符號數(shù)據(jù)。 DVB-C的卷積交織和解交織原理為：交織由I=12(I為交織深度)個分支構(gòu)成。每個分支的延時逐漸遞增，遞增的單元數(shù)M=n/I=204/12=17(M為交織基數(shù))。這里的
關(guān)鍵字： DVB-C FPGA 單片機(jī) 嵌入式系統(tǒng)

賽靈思VIRTEX-5 成為全球首個通過所有v1.1標(biāo)準(zhǔn)測試的FPGA

通過PCI EXPRESS兼容性測試 - 賽靈思VIRTEX-5 成為全球首個通過所有v1.1標(biāo)準(zhǔn)測試的FPGA 經(jīng)驗證的解決方案使用戶可快速采用業(yè)界速度最快的、內(nèi)建低功耗PCI Express 端點模塊和串行收發(fā)器的65nm FPGA 賽靈思公司宣布其Virtex™-5 LXT FPGA通過了最新的PCI Express端點 v1.1
關(guān)鍵字： FPGA v1.1標(biāo)準(zhǔn) VIRTEX-5 測試單片機(jī) 嵌入式系統(tǒng) 賽靈思測試測量

基于FPGA的圖像預(yù)處理系統(tǒng)

本文介紹的是利用FPGA并行處理和計算能力，以Altera FPGA Stratix EP1S40為系統(tǒng)控制的核心實現(xiàn)的SOPC。
關(guān)鍵字： FPGA 圖像預(yù)處理系統(tǒng)

利用ASON構(gòu)建可運(yùn)營的流媒體網(wǎng)絡(luò)平臺

一、前言隨著目前視頻點播、網(wǎng)絡(luò)電視等多媒體業(yè)務(wù)的不斷升溫，各大網(wǎng)絡(luò)運(yùn)營商紛紛將目光投向流媒體服務(wù)市場。如今流媒體已經(jīng)日益成為寬帶網(wǎng)絡(luò)的主流業(yè)務(wù)，而流媒體數(shù)據(jù)具備的“帶寬的獨占性”、“大規(guī)模并發(fā)性”以及“流速的平穩(wěn)性”等特征，對網(wǎng)絡(luò)性能提出了更高的要求，對現(xiàn)有的網(wǎng)絡(luò)技術(shù)體制也提出了很大的挑戰(zhàn)，因此，如何充分利用現(xiàn)有的網(wǎng)絡(luò)資源，以最小的投資獲得最大的經(jīng)濟(jì)回報？如何解決實時媒體流數(shù)據(jù)帶來的網(wǎng)絡(luò)服務(wù)質(zhì)量問題？成為運(yùn)營商在系統(tǒng)部署時所面臨的最大困難。在技術(shù)層面上，流媒體業(yè)務(wù)涉及多種不同技術(shù)體制的技術(shù)，涉獵
關(guān)鍵字： ASON IP 流媒體視頻點播通訊網(wǎng)絡(luò) 無線

FPGA迎來65nm時代

11月13日，Altera公司正式發(fā)布了業(yè)界期盼以久的65nm FPGA—Stratix III 。與此同時Xilinx又更進(jìn)一步，在同一時間推出了65nm的Virtex-5 LXT系列，這也是時隔半年之后Xilinx推出的第二款65nm 產(chǎn)品。由此，F(xiàn)PGA進(jìn)入了65nm時代，Altera 與Xilinx也將展開新的技術(shù)對壘。 Altera: Stratix III FPGA怎樣在獲得高性能的同時保持低功耗是65nm領(lǐng)域的最大難題，Altera的解決辦法是針對設(shè)計中需要的地方提高性能，而把其他地方的功
關(guān)鍵字： 0612_A FPGA 單片機(jī) 嵌入式系統(tǒng) 雜志_業(yè)界風(fēng)云

一種精簡可靠的低成本嵌入式以太網(wǎng)接口設(shè)計

摘要：本文介紹了基于新型獨立控制芯片CP2200的以太網(wǎng)通訊接口的軟硬件設(shè)計方法。關(guān)鍵詞： CP2200；以太網(wǎng)；C8051F040；TCP/IP 引言當(dāng)前，嵌入式設(shè)計人員在為遠(yuǎn)程控制或監(jiān)控設(shè)備提供以太網(wǎng)接入時，使用的以太網(wǎng)控制器都是專為個人計算機(jī)系統(tǒng)設(shè)計的，如RTL8019、DM9008、CS8900A 等。這些器件不僅接口電路復(fù)雜、體積較大，而且比較昂貴。CP2200 是Silabs于近期推出的一款獨立以太網(wǎng)控制器，它符合IEEE 802.3協(xié)議，支持10M以太網(wǎng)接入，而且僅需
關(guān)鍵字： 0612_A C8051F040 CP2200 TCP/IP 通訊網(wǎng)絡(luò) 無線以太網(wǎng) 雜志_設(shè)計天地