EEPW首頁(yè) >>
主題列表 >>
dp-cpld
dp-cpld 文章 進(jìn)入dp-cpld技術(shù)社區(qū)
基于CPLD的片內(nèi)環(huán)形振蕩器的設(shè)計(jì)方案
- 本文介紹一種通用的基于CPLD的片內(nèi)振蕩器設(shè)計(jì)方法,它基于環(huán)形振蕩器原理,只占用片上普通邏輯資源(LE),無(wú)需...
- 關(guān)鍵字: CPLD 環(huán)形振蕩器 SoC
基于CPLD的模數(shù)轉(zhuǎn)換組合研究
- 1引言
A/D轉(zhuǎn)換組合是雷達(dá)目標(biāo)諸元數(shù)據(jù)轉(zhuǎn)換、傳輸?shù)暮诵牟考坏┏霈F(xiàn)故障,目標(biāo)信號(hào)將無(wú)法傳送到信息處理中心進(jìn)行處理,從而導(dǎo)致雷達(dá)主要功能失效。某設(shè)備的A/D轉(zhuǎn)換設(shè)備結(jié)構(gòu)復(fù)雜,可靠性差,可維修性差,故障 - 關(guān)鍵字: CPLD 模數(shù)轉(zhuǎn)換 組合
基于比時(shí)法的晶振頻率測(cè)量建模與分析
- 0引言石英晶體振蕩器受制造工藝、器件老化以及外部溫度等因素影響,其實(shí)際頻率值與標(biāo)稱頻率值存在...
- 關(guān)鍵字: 晶振頻率測(cè)量 比時(shí)法 石英晶體振蕩器 CPLD
基于CPLD的片內(nèi)環(huán)形振蕩器的設(shè)計(jì)方案

- 基于CPLD的片內(nèi)環(huán)形振蕩器的設(shè)計(jì)方案,本文介紹一種通用的基于CPLD的片內(nèi)振蕩器設(shè)計(jì)方法,它基于環(huán)形振蕩器原理,只占用片上普通邏輯資源(LE),無(wú)需使用專用邏輯資源(如MaxII中的UFM),從而提高了芯片的資源利用率;振蕩頻率可在一定范圍內(nèi)調(diào)整,振蕩輸出
- 關(guān)鍵字: 設(shè)計(jì) 方案 振蕩器 內(nèi)環(huán) CPLD 基于
FPGA/CPLD設(shè)計(jì)思想與技巧

- FPGA/CPLD設(shè)計(jì)思想與技巧, 本文討論的四種常用FPGA/CPLD設(shè)計(jì)思想與技巧:乒乓操作、串并轉(zhuǎn)換、流水線操作、數(shù)據(jù)接口同步化,都是FPGA/CPLD邏輯設(shè)計(jì)的內(nèi)在規(guī)律的體現(xiàn),合理地采用這些設(shè)計(jì)思想能在FPGA/CPLD設(shè)計(jì)工作中取得事半功倍的效果?!?/li>
- 關(guān)鍵字: 技巧 設(shè)計(jì)思想 FPGA/CPLD
基于MAX7000系列CPLD的數(shù)據(jù)采集系統(tǒng)
- CPLD是復(fù)雜的PLD,專指那些集成規(guī)模大于1000門(mén)以上的可編程邏輯器件。它由與陣列、或陣列、輸入緩沖電路...
- 關(guān)鍵字: CPLD MAX7000 數(shù)據(jù)采集 FPGA
dp-cpld介紹
您好,目前還沒(méi)有人創(chuàng)建詞條dp-cpld!
歡迎您創(chuàng)建該詞條,闡述對(duì)dp-cpld的理解,并與今后在此搜索dp-cpld的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對(duì)dp-cpld的理解,并與今后在此搜索dp-cpld的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
