cadence 文章 進入cadence技術社區(qū)
華力微電子基于Cadence數(shù)字工具開發(fā)55納米參考設計流程
- Cadence設計系統(tǒng)公司與上海華力微電子有限公司，今天共同宣布華力微電子基于Cadence Encounter數(shù)字技術交付出55納米平臺的參考設計流程。從現(xiàn)在起，華力微電子首次在其已建立的55 納米工藝平臺上實現(xiàn)了從 RTL到GDSII的完整流程，它也是Cadence與上海華力緊密合作的結果。 在該流程中所使用的Cadence數(shù)字工具包括RTL Compiler、Encounter Digital Implementation 系統(tǒng)、Conformal LEC、QRC Extraction、E
- 關鍵字： Cadence 55納米
Cadence協(xié)助創(chuàng)意、聯(lián)電克服先進制程設計挑戰(zhàn)
- 益華電腦(Cadence Design Systems)近日宣布兩項成功合作案例，其一為設計服務業(yè)者創(chuàng)意電子(GUC)運用Cadence Encounter數(shù)位設計實現(xiàn)系統(tǒng)(Digital Implementation System，EDI)與Cadence Litho Physical Analyzer，成功地完成了20nm系統(tǒng)晶片(SoC)測試晶片的試產(chǎn)。此外晶圓代工大廠聯(lián)電(UMC)已經(jīng)采用Cadence 「設計中(in-design)」與signoff DFM (design-for-manufa
- 關鍵字： Cadence 制程設計
聯(lián)華28納米節(jié)點采用Cadence物理和電學制造性設計簽收解決方案
- 全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司(NASDAQ:CDNS)日前宣布，歷經(jīng)廣泛的基準測試后，半導體制造商聯(lián)華電子(NYSE：UMC;TWSE：2303)(UMC)已采用Cadence? “設計內”和“簽收”可制造性設計(DFM)流程對28納米設計進行物理簽收和電學變量優(yōu)化。
- 關鍵字： 聯(lián)華電子 Cadence DFM
Cadence解決方案助力創(chuàng)意電子20納米SoC測試芯片成功流片
- Cadence Encounter數(shù)字實現(xiàn)系統(tǒng)與Cadence光刻物理分析器 可降低風險并縮短設計周期 全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司(NASDAQ:CDNS) 今天宣布，設計服務公司創(chuàng)意電子(GUC)使用Cadence? Encounter?數(shù)字實現(xiàn)系統(tǒng)(EDI)和Cadence光刻物理分析器成功完成20納米系統(tǒng)級芯片(SoC)測試芯片流片。雙方工程師通過緊密合作，運用Cadence解決方案克服實施和可制造性設計(DFM)驗證挑戰(zhàn)，并最終完成設計。 在開發(fā)過程中
- 關鍵字： Cadence 20納米 SoC
Cadence為復雜SoC設計縮短時序收斂時程
- 在加速復雜IC開發(fā)更容易的當下，益華電腦(Cadence Design Systems, Inc.)發(fā)表 Tempus 時序 Signoff解決方案(Timing Signoff Solution)，這是嶄新的靜態(tài)時序分析與收斂工具，精心設計讓系統(tǒng)晶片(System-on-Chip，SoC)開發(fā)人員能夠加速時序收斂，讓晶片設計更快速地投入制造流程。Tempus 時序Signoff解決方案意謂全新的時序signoff工具作法，讓客戶能夠縮短時序signoff收斂與分析，實現(xiàn)更快速的試產(chǎn)，同時創(chuàng)造良率更高
- 關鍵字： Cadence SoC設計
Cadence推出Tempus時序簽收解決方案
- 為設計收斂和簽收提供前所未有的性能和容量 Tempus?時序簽收解決方案提供的性能比傳統(tǒng)的時序分析解決方案提升了一個數(shù)量級。 可擴展性，能夠對具有上億個實例的設計進行全扁平化分析。 集成的簽收精度的時序收斂環(huán)境利用創(chuàng)新的考慮物理layout的ECO技術，可以使設計閉合提前數(shù)周時間。 為簡化和加速復雜IC的開發(fā)，Cadence 設計系統(tǒng)公司推出Tempus? 時序簽收解決方案。這是一款新的靜態(tài)時序分析與收斂工具，旨在幫助系統(tǒng)級芯片 (SoC) 開發(fā)者加速時序收斂，將芯片設計快速轉
- 關鍵字： Cadence Tempus 時序簽收
cadence介紹
EDA仿真軟件Cadence
--------------------------------------------------------------------------------
Cadence Design Systems Inc.是全球最大的電子設計技術(Electronic Design Technologies)、程序方案服務和設計服務供應商。其解決方案旨在提升和監(jiān)控半導 [ 查看詳細 ]
cadence相關帖子
cadence資料下載
cadence視頻
cadence專欄文章
熱門主題
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473