Cadence日前宣布，臺積電(TSMC)在20納米制程對全新的Cadence Tempus時序簽收解決方案提供了認(rèn)證。該認(rèn)證意味著通過臺積電嚴(yán)格的EDA工具驗證過的Cadence Tempus 時序簽收解決方案能夠確?？蛻魧崿F(xiàn)先進(jìn)制程節(jié)點的最高精確度標(biāo)準(zhǔn)。

　　“Tempus時序簽收技術(shù)利用分布式處理和創(chuàng)新的增量式時序分析技術(shù)，使時序分析性能達(dá)到了新的高度，”Cadence公司芯片實現(xiàn)集團，芯片簽收與驗證部副總裁Anirudh Devgan表示。“我們與臺積電密切合作，確保Tempus的結(jié)果滿足他們嚴(yán)格的標(biāo)準(zhǔn)，從而實現(xiàn)成功的芯片和可靠的設(shè)計。”

　　臺積電的精確性認(rèn)證對Tempus時序收斂解決方案的要求包含了基礎(chǔ)延時計，以及由信號完整性效應(yīng)所引起的靜態(tài)噪聲分析(glitch)計算。這兩種分析是必需的，以便有一個完整的時序和信號完整性分析解決方案。

　　“認(rèn)證是臺積電整個設(shè)計生態(tài)系統(tǒng)中不可或缺的一環(huán)，” 臺積電設(shè)計基礎(chǔ)架構(gòu)營銷部資深總監(jiān)Suk Lee表示。“Cadence Tempus時序簽收工具能夠應(yīng)對臺積電未來制程節(jié)點的設(shè)計挑戰(zhàn)。我們和Cadence緊密合作，確保Tempus能通過我們的認(rèn)證標(biāo)準(zhǔn)。我們期待與Cadence在未來更多技術(shù)上展開合作，共同幫助我們的客戶應(yīng)對復(fù)雜設(shè)計，生產(chǎn)出功能可靠芯片。”

　　Cadence Tempus簽收技術(shù)提供：

　　• 高性能并行處理全流程時序分析

　　• 可擴展的體系架構(gòu)，可處理具有數(shù)億單元實例的設(shè)計;

　　• Tempus集成時序收斂環(huán)境，它通過多線程和分布式時序分析，提供多模多角MMMC(multi-mode, multi-corner) 以及考慮物理layout信息的時序收斂。