asic ip核文章進(jìn)入asic ip核技術(shù)社區(qū)

嵌入式系統(tǒng)中IP協(xié)議用ASIC器件電路設(shè)計

設(shè)計并實現(xiàn)一個能完成IP協(xié)議功能的ASIC器件；討論器件的穩(wěn)定工作條件。任何數(shù)字化的工業(yè)設(shè)備都可以使用個IP協(xié)議器件直接連接到基于IP的網(wǎng)絡(luò)中。
關(guān)鍵字：嵌入式系統(tǒng) IP ASIC

Altera發(fā)布業(yè)界首款40-nm FPGA和HardCopy ASIC

? 　為幫助設(shè)計人員提高集成度，進(jìn)一步創(chuàng)新，Altera公司今天發(fā)布了業(yè)界的首款40-nm FPGA和HardCopy? ASIC。Stratix? IV FPGA和HardCopy IV ASIC都提供收發(fā)器，在密度、性能和低功耗上遙遙領(lǐng)先。Stratix IV系列有680K邏輯單元(LE)，比Altera的Stratix III系列高2倍，是目前市場上密度最大的FPGA。HardCopy IV ASIC系列在密度上和Stratix IV器件等價，具有1330萬邏輯門。Alte
關(guān)鍵字： Altera 40-nm FPGA ASIC

多媒體處理器DM642及其在視頻監(jiān)控中的應(yīng)用

　　引　言　　視頻監(jiān)控系統(tǒng)的設(shè)計方案有很多種，但是市場產(chǎn)品的主流一般選擇兩種方案：一是基于CPU和專用的視頻編解碼ASIC芯片。該方案選擇以ARM為核心的CPU和專用媒體處理芯片搭建。優(yōu)點是開發(fā)時間相對較短，但由于采用ASIC，靈活性較差，產(chǎn)品一旦定型，很難更改。二是采用面向媒體處理的專用DSP。其開發(fā)時間不長，優(yōu)點是由于算法是軟件代碼，所以可以不斷對產(chǎn)品性能進(jìn)行升級，重復(fù)開發(fā)成本較低。由全球最大的DSP制造商德州儀器（TI）推出的TMS320DM642（以下簡稱DM642）作為一款高性價比、專用于多
關(guān)鍵字：多媒體處理器視頻監(jiān)控 ASIC CPU DSP CCS DM642

FPGA競爭好像在演戲（上）

　　若要問：半導(dǎo)體業(yè)哪個領(lǐng)域最有趣？我認(rèn)為FPGA。作為記者，大家一提起FPGA公司就很興奮，太充滿活力了，有時過分得充滿戲劇性。　　當(dāng)中國第一高樓——上海金茂大廈剛剛落成時，A公司在上海成立辦事處，邀請記者從北京到上海觀摩，下榻金茂。一周后，X公司也宣布已經(jīng)成立上海辦事處，也盛情邀請記者去那里看看，也同樣入住金茂。 ????????????&nbs
關(guān)鍵字： FPGA 半導(dǎo)體 ASIC CPLD

基于FSL總線的UART外設(shè)IP核設(shè)計

　　引言　　在基于MicroBlaze的SOPC系統(tǒng)中，將用戶IP核整合到基于MicroBlaze的嵌入式軟核處理器系統(tǒng)中，通常有兩種方法：一種是將IP核連接到OPB總線；另一種是將用戶IP連接到MicroBlaze專用的FSL總線上。盡管OPB和FSL總線都是MicroBlaze軟核與FPGA其他片上邏輯資源連接的主要途徑，但它們的分工足不同的。OPB總線適用于將要求低速和低性能的設(shè)備連接到MicroBlaze系統(tǒng)中；而FSL總線則適用于將對時間要求高的用戶自定義IP核，整合到基于MicroBla
關(guān)鍵字： FSL UART IP核 SOPC OPB MicroBlaze

FPGA挑戰(zhàn)特殊應(yīng)用，將吞食更多市場

根據(jù)牧本定律（Makimoto’s Wave）,從2007年開始的10年,進(jìn)入了在可編程性基礎(chǔ)上的客戶定制產(chǎn)品流行時代。專做標(biāo)準(zhǔn)產(chǎn)品的FPGA也在悄然分化，更加面向特定的應(yīng)用。
關(guān)鍵字： FPGA ASIC USB SPI Xilinx Altera

基于Nios II的多生理參數(shù)處理系統(tǒng)的設(shè)計

　　隨著醫(yī)療儀器設(shè)備向智能化、微型化、系列化、數(shù)字化和多功能方向的發(fā)展，醫(yī)療設(shè)備中邏輯控制器件也由采用中、小規(guī)模的集成芯片發(fā)展到應(yīng)用現(xiàn)場可編程門陣列FPGA(Field Programmable Gate Array)。使用FPGA器件可以大大縮短醫(yī)療設(shè)備的研制周期，減少開發(fā)成本，同時還可以很方便地對設(shè)計進(jìn)行在線修改，因此FPGA在醫(yī)療設(shè)備中有很廣泛的應(yīng)用[1]。　　本文主要搭建一個多生理參數(shù)測量系統(tǒng)的數(shù)據(jù)處理平臺，在FPGA中嵌入一個32位Nios II軟核處理器，用于控制數(shù)據(jù)的傳輸、存儲及顯示。主
關(guān)鍵字： Nios 多生理參數(shù)處理 FPGA 傳感器 VGA IP核 SoPC

基于軟件的GPS接收機(jī)本地系統(tǒng)

　　0引言　　對于一個普通的GPS(全球定位系統(tǒng))接收機(jī)來說，其對信號的捕獲和追蹤均由硬件進(jìn)行處理，主要是用ASIC(專用集成電路)實現(xiàn)。用ASIC的主要好處之一是它的有效性，能夠?qū)PS信號進(jìn)行有效處理，但它的造價較高，而目前GPS技術(shù)還在高速發(fā)展，各種算法還在不斷研究，如果都用ASIC來實現(xiàn)，顯然并不現(xiàn)實。而使用軟件來模擬搭建GPS的接收系統(tǒng)，不但可以方便地對現(xiàn)有的一些算法進(jìn)行比較，而且也能快速地應(yīng)用到實際中。在該系統(tǒng)中，用A／D轉(zhuǎn)換器將輸入的模擬信號數(shù)字化，然后交由軟件接收機(jī)處理，由此重構(gòu)的系統(tǒng)
關(guān)鍵字： GPS ASIC A／D轉(zhuǎn)換器 MATLAB

80C51原始IP核內(nèi)部RAM的擴(kuò)展方案

　　引言　　80C51系列單片機(jī)是一類經(jīng)典的8位微處理器，其設(shè)計方法和體系結(jié)構(gòu)一直是其他各類單片機(jī)設(shè)計的參考典范，自從20世紀(jì)80年代面世以后，得到了極大的發(fā)展與應(yīng)用。直到今天，市場上還有一大部分單片機(jī)應(yīng)用成品將其作為處理核心。基于80C51系列單片機(jī)無知識產(chǎn)權(quán)保護(hù)、市場應(yīng)用廣泛等優(yōu)點，對其進(jìn)行功能拓展，既有利于經(jīng)濟(jì)上節(jié)約成本，也有利于成果的推廣使用。而隨著單片機(jī)應(yīng)用日趨復(fù)雜化，傳統(tǒng)的51系列單片機(jī)在設(shè)計上的不足逐漸顯現(xiàn)出來。如在現(xiàn)有128字節(jié)內(nèi)部RAM基礎(chǔ)上，處理一些比較復(fù)雜的算法就顯不足。鑒于此
關(guān)鍵字： RAM 單片機(jī) 微處理器 IP核仿真測試

Catalyst新型5通道電壓監(jiān)控器降低系統(tǒng)成本節(jié)約板基空間

　　Catalyst半導(dǎo)體繼續(xù)快速擴(kuò)展電壓監(jiān)控產(chǎn)品線，為微處理器、微控制器，ASIC器件和其它系統(tǒng)處理器的應(yīng)用新增一款高精度超低功耗5通道監(jiān)控器件。5通道電壓監(jiān)控被整合于一個小尺寸的8引腳MSOP封裝之內(nèi)，CAT885能有效降低系統(tǒng)成本、節(jié)約電路板空間。　　CAT885具備低有效漏極開路輸出及手動復(fù)位輸入的特點，可針對各種電子產(chǎn)品完成系統(tǒng)復(fù)位和監(jiān)控功能。CAT885可以監(jiān)控多達(dá)5通道的系統(tǒng)電壓，若所有被監(jiān)控的電源電壓已經(jīng)超過額定電平值，并且隨后被啟動的器件內(nèi)部計時器超時溢出后，有效的復(fù)位輸出才會終止，
關(guān)鍵字： Catalyst 電壓監(jiān)控器微處理器微控制器 ASIC

采用DSP、PLD和ASIC實現(xiàn)多速濾波器設(shè)計的比較

許多通信系統(tǒng)都要用到多速濾波器(multirate filter)，多速濾波器是指輸出數(shù)據(jù)速率與輸入數(shù)據(jù)速率不相等的濾波器，常用于某個物理接口如數(shù)模轉(zhuǎn)換器(DAC)或模數(shù)轉(zhuǎn)換器(ADC)的接口處。
關(guān)鍵字： ASIC DSP PLD 濾波器設(shè)計

VERISILICON加盟“功耗前鋒倡議”加速高級低功耗設(shè)計

　　世界級ASIC設(shè)計晶圓廠及定制解決方案供應(yīng)商VeriSilicon Holdings Co., Ltd.（VeriSilicon）“已經(jīng)加盟功耗前鋒倡議”（ Power Forward Initiative，PFI），計劃為其ASIC客戶提供基于通用功率格式（Common Power Format，CPF）的設(shè)計解決方案。　　VeriSilicon采用Cadence低功耗解決方案，是業(yè)界領(lǐng)先的完整的設(shè)計流程，以Si2標(biāo)準(zhǔn)的CPF為基礎(chǔ)，貫穿邏輯設(shè)計、驗證、實現(xiàn)等技術(shù)。這種針
關(guān)鍵字：晶圓 VeriSilicon ASIC 低功耗 CPF

全功能硬件掃描鍵盤控制器IP核的實現(xiàn)

　　IP（Intellectual Property），即常說的知識產(chǎn)權(quán)。在PLD領(lǐng)域中，IP核是指將數(shù)字系統(tǒng)中常用但比較復(fù)雜的一些功能塊設(shè)計成參數(shù)可調(diào)并以HDL源文件或加密網(wǎng)表形式存在的可供其他用戶直接調(diào)用的軟件模塊。由于已經(jīng)過嚴(yán)格的測試和優(yōu)化，使用IP核可以顯著減小設(shè)計和調(diào)試時間，提高開發(fā)效率，降低產(chǎn)品成本。本文以一款結(jié)構(gòu)經(jīng)參數(shù)化的全功能硬件掃描鍵盤控制器的開發(fā)為例，闡述IP核設(shè)計的一般方法與步驟。　　1 設(shè)計的意義與可行性　　鍵盤是計算機(jī)系統(tǒng)中最常用的人機(jī)交互輸入設(shè)備。在嵌入式系統(tǒng)中，用R+
關(guān)鍵字：掃描鍵盤，IP核

加速ASIC/SoC原型設(shè)計的軟件技術(shù)

ASIC和SoC器件成本的逐步上升迫使半導(dǎo)體供應(yīng)商必須進(jìn)一步開拓各個器件的市場以尋求滿意的投資回報。日益增長的軟件使用為此提供了有效的機(jī)制，因為增加的軟件內(nèi)容等同于更多的功能和軟件變化提供了特定市場產(chǎn)品的差異化。
關(guān)鍵字： ASIC SoC 原型設(shè)計軟件技術(shù)