DDR2 SDRAM引入的新技術(shù)

　　DDR2(Double Data Rate 2，兩倍數(shù)據(jù)速率，版本2) SDRAM，是由JEDEC標準組織開發(fā)的基于DDR SDRAM的升級存儲技術(shù)。 相對于DDR SDRAM，雖然其仍然保持了一個時鐘周期完成兩次數(shù)據(jù)傳輸?shù)奶匦裕?a class="contentlabel" href="http://m.ptau.cn/news/listbylabel/label/DDR2 SDRAM">DDR2 SDRAM在數(shù)據(jù)傳輸率、延時、功耗等方面都有了顯著提高，而這些性能的提高，主要來源于以下技術(shù)的提升：ODT，Post CAS，4n數(shù)據(jù)預(yù)取，封裝等。

　　* ODT

　　ODT(On-Die Termination)，即芯片內(nèi)部匹配終結(jié)。

　　在DDR SDRAM應(yīng)用中，需要通過大量的外部電阻上拉到VTT電平(1.25V)以實現(xiàn)信號匹配，以16位芯片為例，以下信號需要通過這種方式進行匹配：CK,CK#,DQ[15:0],LDQS,UDQS, ADDR[10:0],RAS#,CAS#,WE#，即一片芯片需要34個外部上拉電阻，極大的占用了寶貴的PCB面積。同時，由于DQ[15:0],LDQS,UDQS等信號是雙向信號，即讀和寫時，對匹配電阻的位置有不同要求，因此在電阻布局時很難在兩個方向上同時實現(xiàn)最佳的信號完整性。

　　在DDR2 SDRAM中，采用ODT技術(shù)將許多外部的匹配電阻移到芯片內(nèi)部從而節(jié)省了大量的PCB板上面積。另外，ODT技術(shù)允許存儲控制器(如下文的MPC8548 CPU)通過配置DDR2 SDRAM的內(nèi)部寄存器以及控制ODT信號，來實現(xiàn)對匹配電阻的值及其開關(guān)狀態(tài)進行控制，從而可以實現(xiàn)讀，寫操作時最佳的信號完整性。

　　圖1 ODT功能圖

　　DDR2 SDRAM芯片提供一個ODT引腳來控制開或關(guān)芯片內(nèi)部的終結(jié)電阻。在只有一個DDR2 SDRAM芯片作為存儲器控制器的負載的情況下，寫操作時，由于DDR2 SDRAM作為接收端，所以O(shè)DT引腳為高電平以打開芯片內(nèi)部終結(jié)電阻;讀操作時，由于DDR2 SDRAM作為發(fā)送端，所以O(shè)DT引腳為低電平以關(guān)閉芯片內(nèi)部終結(jié)電阻。其中，ODT引腳的狀態(tài)由存儲器控制器(如MPC8548)來控制。