● 數(shù)據(jù)類信號(hào)的時(shí)序分析

　　對(duì)數(shù)據(jù)類信號(hào)，信號(hào)的流向是從鏈路層芯片發(fā)送到物理層芯片。

　　第一步，確定信號(hào)工作頻率，對(duì)數(shù)據(jù)類信號(hào)，本設(shè)計(jì)設(shè)定其工作頻率為：

　　Freq=414.72MHz;

　　與狀態(tài)類信號(hào)不同的是，數(shù)據(jù)類信號(hào)是雙邊沿采樣，即，一個(gè)時(shí)鐘周期對(duì)應(yīng)兩次采樣，因此采樣周期為時(shí)鐘周期的一半。采樣周期計(jì)算方法為：

　　Tsample = 1/2*Tcycle = 1.2ns;

　　第二步，從發(fā)送端，即鏈路層芯片手冊(cè)提取以下參數(shù)：

　　-0.28ns < Tco < 0.28ns;

　　第三步，從接收端，即物理層芯片資料可以提取如下需求：

　　Tsetup(min) = 0.17ns;

　　Thold(min) = 0.21ns;

　　將以上數(shù)據(jù)代入式1和式2，需特別注意的是，對(duì)數(shù)據(jù)類信號(hào)，由于是雙邊沿采樣，應(yīng)采用Tsample代替式1中的Tcycle：

　　0.28ns + (Tflight-data- Tflight-clk)MAX + 0.17ns < 1.2ns

　　-0.28ns + (Tflight-data- Tflight-clk)MIN> 0.21ns

　　整理得到：

　　0.49ns < (Tflight-data - Tflight-clk) < 0.75ns

　　基于以上結(jié)論，同時(shí)考慮到Vsig = 6inch/ns，可以得到如下結(jié)論，當(dāng)數(shù)據(jù)信號(hào)和時(shí)鐘信號(hào)走線長(zhǎng)度關(guān)系滿足以下關(guān)系時(shí)，數(shù)據(jù)類信號(hào)的時(shí)序要求將得到滿足：TDAT、TCTL信號(hào)走線長(zhǎng)度比TDCLK長(zhǎng)2.94英寸，但最多不能超過(guò)4.5英寸。

　　5 結(jié)論

　　高速電路中的時(shí)序設(shè)計(jì)，雖然看似復(fù)雜，然而只要明晰其分析方法，問(wèn)題可以迎刃而解。