国产肉体XXXX裸体137大胆,国产成人久久精品流白浆,国产乱子伦视频在线观看,无码中文字幕免费一区二区三区 国产成人手机在线-午夜国产精品无套-swag国产精品-国产毛片久久国产

新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 高速電路設(shè)計(jì)中時(shí)序計(jì)算方法與應(yīng)用實(shí)例

高速電路設(shè)計(jì)中時(shí)序計(jì)算方法與應(yīng)用實(shí)例

作者: 時(shí)間:2015-05-11 來源:網(wǎng)絡(luò) 收藏

  3源同步系統(tǒng)的時(shí)序計(jì)算

本文引用地址:http://m.ptau.cn/article/273937.htm

  源同步系統(tǒng)指數(shù)據(jù)和時(shí)鐘是由同一個(gè)器件驅(qū)動(dòng)發(fā)出的情況,下圖是常見的源同步系統(tǒng)拓?fù)浣Y(jié)構(gòu):

  該系統(tǒng)的特點(diǎn)是,時(shí)鐘和數(shù)據(jù)均由發(fā)送端器件發(fā)出,在接收端,利用接收到的時(shí)鐘信號(hào)CLK采樣輸入數(shù)據(jù)信號(hào).

  源同步系統(tǒng)的時(shí)序計(jì)算公式為:

  TCO(max) + (Tflight-data - Tflight-clk)MAX + Tsetup(min) Thold(min) (式2)

  時(shí)序計(jì)算的最終目標(biāo)是獲得Tflight-data - T flight-clk的允許區(qū)間,再基于該區(qū)間,通過Vsig參數(shù),推算出時(shí)鐘信號(hào)和數(shù)據(jù)信號(hào)的走線長(zhǎng)度關(guān)系。

  4 SPI4.2接口時(shí)序分析

  SPI4.2(System Packet Interface Level4, Phase 2)接口是國際組織OIF制定的針對(duì)OC192(10Gbps)速率的接口。目前廣泛應(yīng)用在高速芯片上,作為物理層芯片和鏈路層芯片之間的接口。SPI4.2的接口定義如下:

  SPI4.2接口信號(hào)按照收、發(fā)方向分為兩組,如圖3中,以T開頭的發(fā)送信號(hào)組和以R開頭的接收信號(hào)組。每組又分為兩類,以發(fā)送信號(hào)組為例,有數(shù)據(jù)類和狀態(tài)類,其中數(shù)據(jù)類包含TDCLK、TDAT[15:0],TCTL,狀態(tài)類包含TSCLK,TSTAT[1:0].

  

 

  圖3 SPI4.2接口信號(hào)

  其中,狀態(tài)類信號(hào)是單端LVTTL信號(hào),接收端利用TSCLK的上升沿對(duì)TSTAT[1:0]采樣,方向?yàn)閺奈锢韺有酒l(fā)往鏈路層芯片;數(shù)據(jù)類信號(hào)是差分LVDS信號(hào),接收端利用TDCLK的上升沿與下降沿對(duì)TDAT[15:0]和TCTL采樣,即一個(gè)時(shí)鐘周期進(jìn)行兩次采樣,方向?yàn)閺逆溌穼有酒l(fā)往物理層芯片。

  由于接收信號(hào)組與發(fā)送信號(hào)組的時(shí)序分析類似,因此本文僅對(duì)發(fā)送信號(hào)組進(jìn)行時(shí)序分析。

  在本設(shè)計(jì)中,采用Vitesee公司的VSC9128作為鏈路層芯片,VSC7323作為物理層芯片,以下參數(shù)分別從這兩個(gè)芯片的Datasheet中提取出來。

  ●狀態(tài)類信號(hào)的時(shí)序分析

  對(duì)狀態(tài)類信號(hào),信號(hào)的流向是從物理層芯片發(fā)送到鏈路層芯片。

  第一步,確定信號(hào)工作頻率,對(duì)狀態(tài)類信號(hào),本設(shè)計(jì)設(shè)定其工作頻率和時(shí)鐘周期為:

  Freq=78.125MHz;

  Tcycle = 1/ Freq = 12.8ns;

  第二步,從發(fā)送端,即物理層芯片手冊(cè)提取以下參數(shù):

  -1ns < Tco < 2.5ns;

  第三步,從接收端,即鏈路層芯片手冊(cè)提取建立時(shí)間和保持時(shí)間的要求:

  Tsetup(min) = 2ns;

  Thold(min) = 0.5ns;

  將以上數(shù)據(jù)代入式1和式2:

  2.5ns + (Tflight-data - Tflight-clk)MAX + 2ns < 12.8ns

  -1ns + (Tflight-data - Tflight-clk)MIN > 0.5ns 整理得到:

  1.5ns < (Tflight-data - Tflight-clk) < 8.3ns

  基于以上結(jié)論,同時(shí)考慮到Vsig = 6inch/ns,可以得到如下結(jié)論,當(dāng)數(shù)據(jù)信號(hào)和時(shí)鐘信號(hào)走線長(zhǎng)度關(guān)系滿足以下關(guān)系時(shí),狀態(tài)類信號(hào)的時(shí)序要求將得到滿足:TSTAT信號(hào)走線長(zhǎng)度比TSCLK長(zhǎng)9英寸,但最多不能超過49.8英寸。

模擬信號(hào)相關(guān)文章:什么是模擬信號(hào)


汽車防盜機(jī)相關(guān)文章:汽車防盜機(jī)原理
頻譜分析儀相關(guān)文章:頻譜分析儀原理


關(guān)鍵詞: 高速電路 DATA

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉