FD-SOI:芯片制造工藝向10nm技術節(jié)點發(fā)展的最佳選擇
按照摩爾定律,芯片可容納的晶體管數量每兩年提高一倍。然而,摩爾定律不只是在同一顆芯片上將晶體管數量增加一倍的技術問題。摩爾定律暗示,隨著芯片集成密度翻倍,功耗和性能都將會實現大幅度改進。在過去50年里,半導體工業(yè)一直按照摩爾定律發(fā)展,因為芯片的三個要素——價格、功耗和性能始終是在聯動。
本文引用地址:http://m.ptau.cn/article/234178.htm在可預見的未來,半導體工業(yè)雖然能夠繼續(xù)證明摩爾定律的正確性,但是,當發(fā)展到當今最先進的28納米技術節(jié)點以下時,卻遭遇逆風阻擋前進步伐,因為在28納米以后,技術復雜程度和制造成本都將大幅提升。綜合考慮價格、功耗和性能三個要素,全耗盡型絕緣層上硅 (FD-SOI)是芯片制造工藝向10納米技術節(jié)點發(fā)展的最佳選擇。
對于芯片制造商、終端產品廠商和消費電子廠商,FD-SOI符合摩爾定律的三個要素的要求,而且是一個經過市場檢驗的解決方案,因為28納米 FD-SOI制造工藝現已投入量產。目前意法半導體正在部署14納米 的FD-SOI技術,預計2015年后投入量產,而10納米 FD-SOI技術還處于研發(fā)階段。
最終,成本是任何制造工藝能否帶來投資收益的決定性因素。與傳統(tǒng)的基板(bulk)CMOS制造工藝相比,FD-SOI是一項全新的技術,所用的晶片也稍貴,但是,更為簡單的結構使其成為30納米以下的技術節(jié)點中成本效益最高的制造工藝。如果采用28納米技術制作一顆晶片,在相同的選件和金屬層條件下,FD-SOI需要38個掩模,而某些基板CMOS則需要多達50個掩模。FD-SOI縮減制造工序15%,縮短交貨期10%,這兩大優(yōu)點可大幅降低成本。此外,掩模數量和制造工序減少有助于提高產品良率,從而進一步降低成本。
與FinFET技術相比,FD-SOI的優(yōu)勢更為明顯。FD-SOI向后兼容傳統(tǒng)的成熟的基板CMOS工藝。因此,工程師開發(fā)下一代產品時可沿用現存開發(fā)工具和設計方法,而且將現有300mm晶片制造廠改造成FD-SOI晶片生產線十分容易,因為大多數設備可以重新再用。
顯然,在10納米節(jié)點以上遵從摩爾定律的制造工藝中,FD-SOI遭遇的技術和成本阻力最小。消費電子廠商等原始設備制造商受摩爾定律影響數十年,期待半導體廠商在相同價格下提高芯片性能,若價格降低則更好,除非情況極其特殊,否則設備廠商不可能接受高價格。問題的關鍵是FD-SOI能否兌現承諾。除價格優(yōu)勢外,采用最先進技術的FD-SOI還能改進性能和功耗,以滿足不同應用領域的終端用戶的需求,例如,消費電子、基礎設施,甚至還有想象不到的未來應用。
除“更簡單”外,晶體管性能強大是FD-SOI與生俱來的優(yōu)勢,擊穿正向體偏壓(FBB)和更寬的電壓調節(jié)范圍更是其獨一無二的特性。簡單地說,在芯片性能固定時,FBB和更寬的電壓調節(jié)范圍可降低功耗,或者當功耗固定時,FBB可提高芯片的性能。實際上,FBB在一個晶體管內再形成一個晶體管,這種管內管技術只有FD-SOI才能實現,而FinFET則無法做到。
FBB特性將會給采用FD-SOI系統(tǒng)芯片的消費電子產品帶來巨大的好處,在試圖充分利用頻率固定組件和高性能組件以及不同工作模式的應用設計中,FD-SOI芯片的動態(tài)優(yōu)調功能可使性能和功耗達到最佳狀態(tài)。
在基礎設施領域,一個數據中心的用電量比一個中等城市的用電量還要大。分析師估計,全球所有數據中心的耗電量總和相當于30座核電站的發(fā)電量[1],FBB準許應用系統(tǒng)根據數據中心的負荷動態(tài)調節(jié)功耗/泄漏電流/工作頻率。這樣,數據中心的能耗就會與工作負荷成正比,最終FD-SOI可將數據中心的耗電量降低高達50%。
功耗雖然很重要(特別是在數據中心等耗電很大的基礎設施領域),但是在重要性排名中只能屈居性能之后,排在第二位。FD-SOI還能滿足市場的高性能要求。28納米基板 CMOS改用28納米 FD-SOI后,電路速度提升幅度高達35%。即使性能大幅度提升,FD-SOI晶體管的散熱率仍然較低,因為較低的泄漏電流和更寬的電壓調節(jié)范圍以及FBB提高了芯片的能效,這讓終端設備散熱更小,續(xù)航時間更長,大幅降低數據中心等耗電大的基礎設施的間接運營成本,例如,計算機散熱支出。
能效對新興的物聯網同樣具有重要意義,要想監(jiān)視和跟蹤每一個物體,物聯網需要在全球部署數十億顆智能傳感器,并確保這些傳感器始終連入互聯網??紤]到物聯網的規(guī)模和潛力,多達數十億的傳感器必須高能效運行,即便在低壓下工作也必須確保高能效,作為能效最高的可行方案,FD-SOI可滿足物聯網的節(jié)能要求。
因為采用FD-SOI的ASIC和系統(tǒng)芯片在價格、功耗和性能方面具有先天優(yōu)勢,意法半導體已取得15項相關設計項目。隨著代工廠和IP合作伙伴組成的生態(tài)系統(tǒng)在2014年不斷擴大,意法半導體將會羸得更多設計項目。
完整的摩爾定律證明方法
半導體工業(yè)今天能夠預見10納米節(jié)點以證明下摩爾定律的方法。要想遵從摩爾定律,需要一個能夠發(fā)揮基礎制造工藝的價格、功耗和性能優(yōu)勢的完整方法。因此,FD-SOI自然成為基板CMOS的替代者,將會繼續(xù)創(chuàng)造自我價值,同時為依賴芯片的規(guī)模龐大的全球工業(yè)生態(tài)系統(tǒng)創(chuàng)造價值。
作者:Laurent Remont
意法半導體嵌入式處理解決方案事業(yè)部副總裁、技術產品戰(zhàn)略部總經理
晶體管相關文章:晶體管工作原理
晶體管相關文章:晶體管原理
評論