上一帖我們說到了IC的性能取決于R與C的乘積?？吹搅粞院笪野l(fā)現(xiàn)還必須補(bǔ)充一個遺漏的事實(shí)：當(dāng)器件的尺寸變得越來越小，連線在IC中越來越成為一個瓶頸。這是由于一個非常簡單的原因：連線相對于器件的尺寸來說越來越長了。所以，EDA提供的placement&routing功能顯得越來越重要。顯然，你不可能手工布置幾百萬個cell的位置。在IC設(shè)計中，長的連線一般用下面的傳輸線模型來表示：

　　學(xué)過通信的同志一定對這個符號不陌生。解一個PDE之后，我們發(fā)現(xiàn)信號在傳輸線中是以波動的方式傳播的。在這里我不討論這個解的具體形式了。

　　順帶提一句，IC中的第一層，也就是最靠近硅表面的連線一般不是金屬，而是多晶硅(poly-silicon)。

　　好了，在這個帖子中我將要介紹最后兩個重要的概念：功耗以及比例縮小。作為第二章的結(jié)尾，在第5個帖子中，我們還會順道看一看CMOS以外的一些設(shè)計模式。

　　我們還是回到上一個帖子中的反相器上：

　　這張圖上省去了一切多余的器件。PMOS管輸入端接地表示這是一個非常理想的‘0’輸入。

　　所謂功耗，就是指電路向直流電源索取的能量。

　　假設(shè)CL從0開始充電。我們可以算出：

　　這個反相器的輸入假如再從0->1，那么可以想象CL上的電荷在足夠長的時間之后就會全部被泄放到地里面去了。當(dāng)然，這個放電的過程僅僅是電容儲能的釋放，并不向直流電源索取能量。于是，我們很自然地想到：

　　其中P的下角標(biāo)dyn代表的是dynamic。記得嗎，CMOS電路在靜態(tài)時是無功耗的!

　　于是我們可以知道，數(shù)字電路的功耗取決于頻率、寄生參數(shù)、供電電壓、翻轉(zhuǎn)概率這四者。

　　而結(jié)合前面講過的CPU超頻的例子，我們知道為了保證正確性，頻率一般要正比于供電電壓。于是我們驚愕地看到：

　　功耗正比于頻率的三次方!!!