低功耗FPGA大廠萊迪思半導(dǎo)體（Lattice Semiconductor）近日推出全新FPGA軟件解決方案Lattice Propel，提供擴充RISC-V IP及更多類型周邊組件的IP函式庫，并以「按建構(gòu)逐步校正」（correct-by-construction）開發(fā)工具協(xié)助設(shè)計工作，進一步實現(xiàn)FPGA開發(fā)自動化。

萊迪思最新推出的Lattice Propel開發(fā)工具包含兩大特色：IP整合工具Lattice Propel Builder，以及軟件開發(fā)工具Lattice Propel SDK。

Lattice Propel Builder透過提供更完備的GUI和命令行工具，讓FPGA開發(fā)商能夠輕松以拖移IP區(qū)塊（block）方式進行處理器設(shè)計，該開發(fā)環(huán)境更能自動聯(lián)機并產(chǎn)生代碼，例如Verilog。

Lattice Propel SDK則具備軟件套件建構(gòu)、編譯、分析和除錯的應(yīng)用程序，并以軟件函式庫與開發(fā)板級提供支持，讓軟件開發(fā)人員能在硬件就緒前進行軟件設(shè)計，加速產(chǎn)品上市時程。

萊迪思半導(dǎo)體亞太區(qū)現(xiàn)場技術(shù)支持總監(jiān)蒲小雙表示：「Lattice Propel是首個支持RISC-V的基于閃存和SRAM的FPGA平臺，透過優(yōu)化RISC-V核心，萊迪思推出的最新FPGA開發(fā)環(huán)境能協(xié)助進行更高效能與更小尺寸的處理器開發(fā)工作。」

他進一步表示，開源指令集架構(gòu)RISC-V在嵌入式應(yīng)用中廣泛獲得采用，Lattice Propel首款支持的組件MachXO3D也能開放設(shè)計軟件指令集，以RISC-V架構(gòu)進行設(shè)計能方便實現(xiàn)軟件遷移，增加設(shè)計彈性。

目前Lattice Propel支持八個IP核心，包含一顆支持RISC-V RV32I，以及四顆可支持AMBA總線架構(gòu)（Advanced Microcontroller Bus Architecture）的核心。