硅芯片工藝自問(wèn)世以來(lái)，一直遵循摩爾定律迅速發(fā)展。但摩爾定律畢竟不是真正的物理定律，而更多是對(duì)現(xiàn)象的一種推測(cè)或解釋，我們也不可能期望半導(dǎo)體工藝可以永遠(yuǎn)跟隨著摩爾定律所說(shuō)發(fā)展下去。從現(xiàn)在來(lái)看，10nm工藝是能夠?qū)崿F(xiàn)的，7nm也有了一定的技術(shù)支撐，而5nm則是現(xiàn)有半導(dǎo)體工藝的物理極限。

　　所以，為了盡可能地延續(xù)摩爾定律，科研人員也在想盡辦法，比如尋求硅的替代材料，以繼續(xù)提高芯片的集成度和性能。

　　10年前我們覺(jué)得65nm工藝是極限，因?yàn)榈搅?5nm節(jié)點(diǎn)二氧化硅絕緣層漏電已經(jīng)不可容忍。所以工業(yè)界搞出了HKMG，用high-k介質(zhì)取代了二氧化硅，傳統(tǒng)的多晶硅-二氧化硅-單晶硅結(jié)構(gòu)變成了金屬-highK-單晶硅結(jié)構(gòu)。

　　5年前我們覺(jué)得22nm工藝是極限，因?yàn)榈搅?2nm溝道關(guān)斷漏電已經(jīng)不可容忍。所以工業(yè)界搞出了finfet和FD-SOI，前者用立體結(jié)構(gòu)取代平面器件來(lái)加強(qiáng)柵極的控制能力，后者用氧化埋層來(lái)減小漏電。

　　現(xiàn)在我們覺(jué)得7nm工藝是極限，因?yàn)榈搅?a class="contentlabel" href="http://m.ptau.cn/news/listbylabel/label/7nm">7nm節(jié)點(diǎn)即使是finfet也不足以在保證性能的同時(shí)抑制漏電。所以工業(yè)界用砷化銦鎵取代了單晶硅溝道來(lái)提高器件性能。

　　當(dāng)我們說(shuō)工藝到了極限的時(shí)候，我們其實(shí)是在說(shuō)在現(xiàn)有的結(jié)構(gòu)、材料和設(shè)備下到了極限。然而每次遇到瓶頸的時(shí)候，工業(yè)界都會(huì)引入新的材料或結(jié)構(gòu)來(lái)克服傳統(tǒng)工藝的局限性。當(dāng)然這里面的代價(jià)也是驚人的，每一代工藝的復(fù)雜性和成本都在上升，現(xiàn)在還能夠支持最先進(jìn)工藝制造的廠商已經(jīng)不多了。有限的這幾家都在努力中：Intel、臺(tái)積電、三星和GlobalFoundries。

　　7nm工藝是極限了嗎？

　　適用了20余年的摩爾定律近年逐漸有了失靈的跡象。從芯片的制造來(lái)看，7nm就是硅材料芯片的物理極限。

　　在長(zhǎng)達(dá)40多年的時(shí)間里，摩爾定律始終是IT界的鐵律。然而進(jìn)入21世紀(jì)以來(lái)，摩爾定律似乎出現(xiàn)了“放緩”的跡象。

　　隨著芯片技術(shù)的進(jìn)一步發(fā)展，摩爾定律逐漸遇到物理法則的限制。業(yè)界普遍認(rèn)為，7納米是硅晶體管的一道坎，一旦過(guò)了這個(gè)節(jié)點(diǎn)，就會(huì)遇到問(wèn)題。因?yàn)橐坏┕杈w管的柵極小于7納米，電子就可以在不同的晶體管之間流動(dòng)，這種現(xiàn)象被稱為量子穿隧效應(yīng)（Quantum Tunneling），它意味著晶體管可能會(huì)在原本應(yīng)該是關(guān)閉的狀態(tài)下意外打開。

　　但即使是7納米以上的晶體管，也依然面臨從理論向?qū)嶋H跨越的難題。

　　7納米制程節(jié)點(diǎn)將是半導(dǎo)體廠推進(jìn)摩爾定律（Moore’s Law）的下一重要關(guān)卡。半導(dǎo)體進(jìn)入7納米節(jié)點(diǎn)后，前段與后段制程皆將面臨更嚴(yán)峻的挑戰(zhàn)，半導(dǎo)體廠已加緊研發(fā)新的元件設(shè)計(jì)架構(gòu)，以及金屬導(dǎo)線等材料，期兼顧尺寸、功耗及運(yùn)算效能表現(xiàn)。

　　現(xiàn)在的CPU內(nèi)集成了以億為單位的晶體管，這種晶體管由源極、漏極和位于他們之間的柵極所組成，電流從源極流入漏極，柵極則起到控制電流通斷的作用。

　　而所謂的XX nm其實(shí)指的是，CPU的上形成的互補(bǔ)氧化物金屬半導(dǎo)體場(chǎng)效應(yīng)晶體管柵極的寬度，也被稱為柵長(zhǎng)。

　　縮短晶體管柵極的長(zhǎng)度可以使CPU集成更多的晶體管或者有效減少晶體管的面積和功耗，并削減CPU的硅片成本。正是因此，CPU生產(chǎn)廠商不遺余力地減小晶體管柵極寬度，以提高在單位面積上所集成的晶體管數(shù)量。不過(guò)這種做法也會(huì)使電子移動(dòng)的距離縮短，容易導(dǎo)致晶體管內(nèi)部電子自發(fā)通過(guò)晶體管通道的硅底板進(jìn)行的從負(fù)極流向正極的運(yùn)動(dòng)，也就是漏電。而且隨著芯片中晶體管數(shù)量增加，原本僅數(shù)個(gè)原子層厚的二氧化硅絕緣層會(huì)變得更薄進(jìn)而導(dǎo)致泄漏更多電子，隨后泄漏的電流又增加了芯片額外的功耗。

　　為了解決漏電問(wèn)題，Intel、IBM等公司可謂八仙過(guò)海，各顯神通。比如Intel在其制造工藝中融合了高介電薄膜和金屬門集成電路以解決漏電問(wèn)題；IBM開發(fā)出SOI技術(shù)——在在源極和漏極埋下一層強(qiáng)電介質(zhì)膜來(lái)解決漏電問(wèn)題；此外，還有鰭式場(chǎng)效電晶體技術(shù)——借由增加絕緣層的表面積來(lái)增加電容值，降低漏電流以達(dá)到防止發(fā)生電子躍遷的目的。。.。。.

　　上述做法在柵長(zhǎng)大于7nm的時(shí)候一定程度上能有效解決漏電問(wèn)題。不過(guò)，在采用現(xiàn)有芯片材料的基礎(chǔ)上，晶體管柵長(zhǎng)一旦低于7nm，晶體管中的電子就很容易產(chǎn)生隧穿效應(yīng)，為芯片的制造帶來(lái)巨大的挑戰(zhàn)。針對(duì)這一問(wèn)題，尋找新的材料來(lái)替代硅制作7nm以下的晶體管則是一個(gè)有效的解決之法。

　　石墨烯被視為是一種夢(mèng)幻材料，它具有很強(qiáng)的導(dǎo)電性、可彎折、強(qiáng)度高，這些特性可以被應(yīng)用于各個(gè)領(lǐng)域中，甚至具有改變未來(lái)世界的潛力，也有不少人把它當(dāng)成是取代硅，成為未來(lái)的半導(dǎo)體材料。但是真正把它應(yīng)用于半導(dǎo)體領(lǐng)域，還需要克服不少的困難。

　　首先，通過(guò)前面我們可以知道，邏輯電路有“0”和“1”，也就是開和關(guān)兩種狀態(tài)，而這就需要有“能隙”——電子攜帶電流之前必須躍過(guò)的能量跨欄。但是因?yàn)槭┍旧淼膶?dǎo)電性能太好，它沒(méi)有能隙，也就是只能開，而不能關(guān)，這樣是不能實(shí)現(xiàn)邏輯電路的。如果要利用石墨烯來(lái)制造半導(dǎo)體器件，那么我們還需要通過(guò)其他手段，在不破壞石墨烯本身特有的屬性下，在石墨烯上面植入一個(gè)能隙。目前已經(jīng)有不少針對(duì)這方面的研究，但要真正解決這個(gè)問(wèn)題還需要相當(dāng)長(zhǎng)的時(shí)間。

　　1nm那還只是個(gè)噱頭

　　美國(guó)勞倫斯•伯克利國(guó)家實(shí)驗(yàn)室（Lawrence Berkeley NaTIonal Laboratory）的一個(gè)研究團(tuán)隊(duì)—已經(jīng)成功研制出柵極（晶體管內(nèi)的電流由柵極控制）僅長(zhǎng)1納米的晶體管，號(hào)稱是有史以來(lái)最小的晶體管。這下很多人都不淡定了，媒體紛紛疾呼“摩爾定律沒(méi)戲唱了”。

　　我們來(lái)看看這個(gè)所謂的1nm。我們知道cmos技術(shù)中的晶體管是場(chǎng)效應(yīng)晶體管，是用一個(gè)柵控制一個(gè)導(dǎo)電溝道通斷來(lái)表示0和1的，柵和導(dǎo)電溝道中有一層絕緣電介質(zhì)，柵加電壓，會(huì)在溝道處產(chǎn)生一個(gè)電場(chǎng)（但沒(méi)有電荷交換），該電場(chǎng)會(huì)改變溝道中的電子輸運(yùn)性質(zhì)，使得在溝道兩端加相同電壓，電子輸運(yùn)性質(zhì)不同，電流不同，顯示出開關(guān)性。

　　導(dǎo)電溝道縮短過(guò)程中，電子的輸運(yùn)特性會(huì)發(fā)生變化，這是電子的運(yùn)動(dòng)性質(zhì)決定的。而這個(gè)過(guò)程中對(duì)電流的調(diào)控越來(lái)越難，要么開態(tài)太小，要么關(guān)態(tài)太大，除此外還經(jīng)歷過(guò)柵介質(zhì)漏電等問(wèn)題。

　　如果用單根的碳納米管作為柵，柵的寬度就是碳納米管寬度，但問(wèn)題在于他的導(dǎo)電溝道沒(méi)有縮短，現(xiàn)有的場(chǎng)效應(yīng)晶體管柵完全覆蓋溝道的比較多（調(diào)控作用強(qiáng)），讓我們誤認(rèn)為柵的尺度就可以代表晶體管的特征尺度，那篇文章在這上面取了個(gè)巧，所以那個(gè)晶體管不一定就只有1nm。

　　而且，本次外媒報(bào)道的勞倫斯伯克利國(guó)家實(shí)驗(yàn)室將現(xiàn)有最精尖的晶體管制程從14nm縮減到了1nm，其晶體管就是由碳納米管摻雜二硫化鉬制作而成。不過(guò)這一技術(shù)成果僅僅處于實(shí)驗(yàn)室技術(shù)突破的階段，目前還沒(méi)有商業(yè)化量產(chǎn)的能力。至于該項(xiàng)技術(shù)將來(lái)是否會(huì)成為主流商用技術(shù)，還有待時(shí)間檢驗(yàn)。

　　這僅僅是一項(xiàng)在實(shí)驗(yàn)室中的技術(shù)突破，哪怕退一步說(shuō)，該項(xiàng)技術(shù)已經(jīng)成熟且可以商業(yè)化，由于其在商業(yè)化上的難度遠(yuǎn)遠(yuǎn)大于Intel正在研發(fā)的10nm制造工藝——其成本將高昂地?zé)o以復(fù)加，這會(huì)使采用該技術(shù)生產(chǎn)的芯片價(jià)格居高不下。

　　推薦閱讀：

　　臺(tái)積電預(yù)告2017年第二季10納米芯片將會(huì)量產(chǎn)，7納米制程的量產(chǎn)時(shí)間點(diǎn)則將落在2018年上半。反觀英特爾（Intel），其10納米制程量產(chǎn)時(shí)間確定將延后到2017下半年。但英特爾高層強(qiáng)調(diào)，7納米制程才是決勝關(guān)鍵，因?yàn)?納米的制程技術(shù)與材料將會(huì)有重大改變。

　　突破摩爾定律 臺(tái)積電17年要試產(chǎn)7nm芯片