在集成度高度發(fā)展的今天，不能靠多個(gè)晶振源來(lái)解決問(wèn)題，而且一旦晶振固定那么它的靈活性和可移植性必然受到很大影響，所以一些時(shí)鐘分頻芯片應(yīng)運(yùn)而生，今天我們將舉一個(gè)很有代表性的AD9522時(shí)鐘分頻芯片的典型應(yīng)用來(lái)達(dá)到一個(gè)拋磚引玉的作用。

一、AD9522簡(jiǎn)介

1.外部特性

A D 9 5 2 2是一個(gè)多路時(shí)鐘輸出和分配功能的芯片，本身支持亞皮秒抖動(dòng)性能，在芯片內(nèi)部還集成了PLL(PhaseLockedLoop)和VCO(壓控振蕩器)。VCO的調(diào)諧范圍是 2.02GHz~2.335 GHz.AD9522串行接口支持SPI與I2C的數(shù)據(jù)總線，芯片內(nèi)部的EEPROM可通過(guò)串口進(jìn)行編程，可以用來(lái)存儲(chǔ)用戶配置的寄存器數(shù)據(jù)從而使輸入時(shí)鐘分頻。AD9522具有12路的LVDS電平輸出，可以分成4組，每組輸出都有分頻器，分頻比1-32之間可以在其范圍內(nèi)隨意設(shè)置。如圖1所示。

2.內(nèi)部特性

AD9522外部的輸入時(shí)鐘是晶振供給的，內(nèi)部時(shí)鐘的倍頻和分頻都是由鎖相環(huán)PLL和壓控振蕩器VCO控制的。例如壓控振蕩器給出一個(gè)信號(hào)，一部分作為輸出，另一部分通過(guò)分頻與PLL產(chǎn)生的本振信號(hào)作相位比較，為了保持頻率不變，就要求相位差不發(fā)生改變，如果有相位差的變化，則PLL的電壓輸出端的電壓發(fā)生變化，去控制VCO,直到相位差恢復(fù)，達(dá)到鎖頻的目的。如圖2.

二、單片機(jī)配置

1.寄存器配置

我們提到了AD9522可以配置SPI與I2C的數(shù)據(jù)總線來(lái)達(dá)到分頻的目的，那么配置數(shù)據(jù)總線就可以用單片機(jī)來(lái)配置了。我們選用C8051F320作為配置AD9522的內(nèi)部寄存器，原因是單片機(jī)編程比較直觀也比較容易。如圖3.

寫完成后設(shè)置斷點(diǎn)觀測(cè)寫入和讀取值是否相同，驗(yàn)證好讀取沒(méi)有問(wèn)題后開(kāi)始配置寄存器。配置的時(shí)候要注意的是0×18地址寄存器配置鎖定檢測(cè)周期數(shù)選擇大一些，有可能一些設(shè)置參數(shù)或者環(huán)路濾波帶寬設(shè)置導(dǎo)致鎖定時(shí)間比較長(zhǎng)，導(dǎo)致讀取0 x 1 F地址時(shí)鎖定狀態(tài)不是最終狀態(tài)，現(xiàn)在設(shè)置該寄存器為0×66,將檢測(cè)周期數(shù)設(shè)置為最大值255.

VCO校驗(yàn)需要先設(shè)置0×180>為0然后更新，再設(shè)置0×180>為1再次更新。等待校驗(yàn)完成讀取0x1F地址數(shù)據(jù)。0x1D7>需要設(shè)置為0,S t a t u s引腳顯示狀態(tài)才為0 x 1 7地址配置狀態(tài)。否則引出的時(shí)鐘觀測(cè)不到。配置完成后讀取0x1f地址狀態(tài)，配置完成后需要等待一定時(shí)間再讀取0x1f地址數(shù)據(jù)，因?yàn)関co校驗(yàn)需要一定時(shí)間，讀取太快會(huì)導(dǎo)致讀取狀態(tài)不正確。

如圖4所示，在引腳上下拉方面VCP需要上拉，PD,SYNC,RESET需要上拉，使這些引腳無(wú)效。EEPROM使內(nèi)部寄存器數(shù)值不從EPROM加載。SP1,SP0需下拉，將內(nèi)部寄存器數(shù)據(jù)加載配置模式設(shè)置為I2C加載。CS下拉使數(shù)據(jù)片選信號(hào)一直有效。REF_SEL下拉選擇輸入?yún)⒖紩r(shí)鐘為refrence1.

linux操作系統(tǒng)文章專題:linux操作系統(tǒng)詳解（linux不再難懂）
分頻器相關(guān)文章:分頻器原理

上一頁(yè) 1 2 下一頁(yè)