國際電信聯(lián)盟（ITU）已將3G之后的未來移動通信技術(shù)正式定名為IMT-Advanced，在2007年世界無線電大會為之分配了新頻段，并已經(jīng)在2008年開始征集標準提案。中國也通過IMT-Advanced推進組開始為ITU技術(shù)提案征集的準備工作[2]，提出國內(nèi)技術(shù)提案應(yīng)具有高頻譜效率、低系統(tǒng)時延等特點，主要技術(shù)指標應(yīng)達到：5－100MHz的可變系統(tǒng)帶寬；在固定和低速移動情況下支持1Gbps的峰值速率，在高速移動情況下支持100Mbps；基站側(cè)最多8根天線，終端側(cè)最多4根天線；在移動性上最高支持500km/h的移動速度。

隨著技術(shù)研究與提案工作的進行，基站系統(tǒng)的研發(fā)也已經(jīng)開始。本文研究工作依托于國家“863”計劃Gbps無線傳輸關(guān)鍵技術(shù)與試驗系統(tǒng)研究開發(fā)項目，研制面向LTE-A、IMT-Advanced等未來移動通信標準，能夠驗證相關(guān)技術(shù)并達到標準技術(shù)指標的新型移動通信基站原型。

Gbps無線通信系統(tǒng)的算法鏈路設(shè)計

為滿足未來移動通信標準的需要[3]，在算法鏈路上Gbps系統(tǒng)采用時分雙工（TDD）、多天線（MIMO）、空時編碼、正交頻分復用（OFDM）、高階調(diào)制和LDPC編碼等高性能物理層傳輸技術(shù)，以實現(xiàn)Gbps系統(tǒng)所需的高數(shù)據(jù)速率業(yè)務(wù)傳輸和高頻譜效率。以頻分、時分為主的多址方式實現(xiàn)，能夠在多天線環(huán)境下對無線資源進行靈活調(diào)配，在兼顧實時話音傳輸?shù)耐瑫r，最大程度上滿足分組數(shù)據(jù)傳輸?shù)男枰?/p>

具體而言，Gbps系統(tǒng)使用3.4GHz頻段，實際帶寬100MHz，移動臺采用2發(fā)4收的天線，基站采用4發(fā)8收的天線，OFDM子載波數(shù)為2048子載波，有效為1664子載波。圖1是Gbps無線傳輸系統(tǒng)的算法鏈路示意圖。

圖1Gbps無線傳輸系統(tǒng)算法鏈路

Gbps基站系統(tǒng)的設(shè)計實現(xiàn)考慮

移動通信基站往往在一個站址上同時有GSM、TD-SCDMA等多種標準的基站，越來越多地呈現(xiàn)多標準共存的局面，基站研發(fā)應(yīng)當著眼于降低建設(shè)、運營維護和升級成本。對此，Gbps無線通信基站應(yīng)當采用可重配置方式，在支持Gbps無線傳輸?shù)耐瑫r能夠兼容未來的LTE-A、IMT-Advanced標準，實現(xiàn)平滑演進。

從實現(xiàn)技術(shù)上看，實現(xiàn)信號處理算法并支持可重配置需要可編程的處理器件，現(xiàn)代基站系統(tǒng)廣泛采用的可編程處理器以DSP和FPGA為主。盡管高端多核DSP的工作時鐘頻率已經(jīng)提升到1.2GHz，在TD-SCDMA基站中得到廣泛應(yīng)用，但還是無法滿足Gbps系統(tǒng)中同步、MIMO、LDPC等算法對信號處理復雜度和實時性的要求。因此，Gbps項目需要采用大容量的高性能FPGA來作為復雜算法的承載平臺。

從基站系統(tǒng)的互連與數(shù)據(jù)傳輸機制上看，互連連接所有的無線接口、網(wǎng)絡(luò)接口和計算資源，傳輸代表計算任務(wù)的數(shù)據(jù)，是使基站系統(tǒng)成為整體、協(xié)調(diào)運行的關(guān)鍵要素。由于MIMO算法需要多天線輸入數(shù)據(jù)到多基帶處理芯片的傳輸，應(yīng)當采用以交換式互連網(wǎng)絡(luò)和分組數(shù)據(jù)傳輸機制，更好滿足未來基站系統(tǒng)中MIMO、并行處理、動態(tài)可重配置、計算資源動態(tài)調(diào)度等的需要。

綜合以上設(shè)計實現(xiàn)考慮，經(jīng)過綜合調(diào)研考察，Gbps項目決定采用Xilinx公司Virtex-5系列FPGA構(gòu)架硬件系統(tǒng)平臺[4]，承載復雜的信號處理算法，采用串行RapidIO[5]技術(shù)作為板間高性能互連，采用千兆以太網(wǎng)（GE）連接業(yè)務(wù)服務(wù)器及LMT計算機。

Virtex-5FPGA介紹

Virtex-5系列FPGA是Xilinx率先發(fā)布和量產(chǎn)的65nm平臺FPGA，目前包括LX、LXT、SXT、FXT及TXT等面向不同應(yīng)用的多個子系列。

Virtex-5系列FPGA最高工作時鐘可以達到550MHz，總邏輯單元數(shù)多達330,000個。提供了高達11.6Mbit的靈活嵌入式BlockRAM，能有效地存儲和緩沖各種運算數(shù)據(jù)。多達640個

增強型嵌入式DSP48Eslice塊，可以滿足高性能DSP算法加速的需要，實現(xiàn)352GMACs的性能。Virtex-5FXT系列FPGA提供多達兩個標準的PowerPC 440處理器模塊，每個處理器在550 MHz時鐘頻率下可提供1,100 DMIPS 的性能。利用PowerPC 440嵌入式處理器模塊，可快速方便地實現(xiàn)Gbps基站中復雜的控制和通信協(xié)議處理。

Virtex-5系列FPGA集成100MbpsC6.5Gbps的高性能收發(fā)器，配合FPGA內(nèi)部編程實現(xiàn)的串行RapidIO邏輯層模塊可以實現(xiàn)芯片間和板間高性能的數(shù)據(jù)交換互連。集成符合IEEE802.3標準的10/100/1000Mbps以太網(wǎng)MAC硬核，連接外部GEPHY或直接使用FPGA本身的GTP/GTX，就可以實現(xiàn)高性能的千兆以太網(wǎng)接口。