4 SBSRAM接口設計
SBSRAM即同步突發(fā)靜態(tài)存儲器，其最大的優(yōu)點是讀寫速度高、不需要刷新。在步突發(fā)模式下，只要外部器件給出首次訪問地址，則在同步時鐘的上跳沿，就可以在內部產生訪問數(shù)據(jù)單元的突發(fā)地址，協(xié)助那些不能快速提供存取地址的控制器加快數(shù)據(jù)訪問的速度。由于TMS320C6701的EMIF（擴展存儲器接口）可以按SBSRAM的速度提供地址，所以應當將SBSRAM的突發(fā)模式禁止（/ADV接高電平）。但這一點并不意味著降低讀寫性能。事實上由于DSP在每個數(shù)據(jù)訪問周期都可以連續(xù)地輸出新的地址和控制命令，仍然能實現(xiàn)突發(fā)模式下的峰值讀寫速度。由于對SBSRAM存取訪問的同步時鐘頻率在80MHz，所以高速數(shù)字信號在線路板上傳輸?shù)馁|量特別重要[2]。
在進行PCB設計時，信號完整性（SI，Signal Integrity）必須引起重視。它主要包括反射、振鈴、地彈、串擾等。以前進行高速PCB設計時，對用戶經(jīng)驗要求很高，現(xiàn)在借助于EDA輔助軟件，信號完整性問題可以在設計中預見，并且采用一定的措施去控制。根據(jù)所選PCB的基材（介電常數(shù)、板厚），利用Agilent公司提供的免費軟件AppCAD很容易計算傳輸線的阻抗，然后計算出最佳的端接匹配電阻。
在完成PCB設計后，利用HyperLynx的BoardSim功能可以驗證設計。BoardSim采用流行的IBIS模型（Input/Output Buffer Information Specification），在仿真時應先將器件的IBIS模型加載到指定的端口中，設置時鐘的頻率與系統(tǒng)的工作頻率相等，連接好示波器的探頭，啟動仿真就可以看到仿真的結果。圖3是沒采用端接電阻的仿真波形，可以看到信號質量非常差，振鈴和過沖現(xiàn)象嚴重。圖4是采用33Ω串行電阻端接的仿真波形，振鈴和過沖現(xiàn)象都有了很大的改善，信號質量較好。
5 DSP信號處理流程
DSP信號處理算法主要依據(jù)參考文獻[1]和[3]，對信號進行時間和頻率二維相關運算。時間維上的峰值可以計算出目標的距離，在頻率維上的峰值可以計算出目標的速度。信號處理流程如圖5所示。

將PCI接口應用到DSP系統(tǒng)中，加速了數(shù)據(jù)傳輸?shù)乃俣?，可以充分運用PC機平臺上豐富的軟件和硬件資源，完成數(shù)據(jù)融合、目標顯示、參數(shù)設置等任務。將運算量大的、實時性強的任務交給DSP芯片完成，充分利用了DSP芯片的特長，從而實現(xiàn)了PC機與DSP系統(tǒng)的優(yōu)勢互補。二者的有機結合可以構建以個實時性強、界面友好、操控方便的信號處理系統(tǒng)。