基于FPGA和LAN91C111的嵌入式以太網(wǎng)接口設計
加入技術交流群
1．3 硬件連接
本設計在FPGA芯片EP2C35中嵌入了32位的NIOS II處理器。由于LAN91C111是專為嵌入式系統(tǒng)設計的，因而其外圍電路相對比較簡單。圖2所示是其硬件連接圖，圖中的地址線、數(shù)據(jù)線、控制線分別與FPGA相連。由于采用的是16位數(shù)據(jù)傳輸方式，因此只用到數(shù)據(jù)總線的低16位?？刂凭€中的AEN為片選信號，INTR0為外部中斷信號，WR為讀寫信號，BE0-BE1為字節(jié)選擇端。LAN91C111中的ADS、LCLK、CYCLE、W／R、RDYR-TN信號應均加一個1kΩ的上拉電阻。TG10o-S050N2是以太網(wǎng)的變壓濾波器。TX+、TX-、RX+、RX-分別與LAN91C111的TPO+、TPO-、TPI+、YPI-相連。TG100-S050N2的CMT端也應接一個1kΩ的上拉電阻。RJ45的TD+、TD-、RD+、RD-分別與TG100-S050N2的TD4+、TD-、RD+、RD-相連。在TG100-S050N2的TCT和RCT亦應分別接一個75Ω的電阻和1nF的濾波電容。這樣即可在控制線的作用下完成FPGA與LAN91C111之間的數(shù)據(jù)通信。本文引用地址：http://m.ptau.cn/article/150920.htm
2 軟件設計
ALTERA公司提供的硬件抽象層(HAL)中封裝了系統(tǒng)中硬件的相關細節(jié)和驅動程序，用戶可在HAL的基礎上方便地開發(fā)存儲等應用程序。
NIOSⅡIDE環(huán)境中集成有μCOS II和LWIP，其中LWIP必須在μCOS的支持下使用。μC／OSⅡ是一種免費公開源代碼，結構小巧，而且具有可剝奪
實時內核的操作系統(tǒng)，它可移植、可裁剪，最多可管理64個任務，其每個任務都擁有自己獨立的堆棧，大部分源碼可使用ANSI C語言編寫，整個軟件部分可在NIOS II IDE開發(fā)環(huán)境下完成。由于程序的內容較多，本文著重介紹LAN91C111的初始化、發(fā)送數(shù)據(jù)、接收數(shù)據(jù)三個部分的軟件設計方法。
2．1 初始化
ALTERA提供有LWIP的NIOS II端口，其源代碼包含在NIOS II開發(fā)工具包中。LWIP可為NIOS II處理器提供對以太網(wǎng)連接棧的快速、開源
地訪問。ALTERA的LWIP端口包括套接字API封裝，提供有標準的、文檔說明齊全的套接字API。LWIP協(xié)議棧的主要接口是標準的套接字接口。
除了套接字接口以外，還可調用lwip_stack_init()函數(shù)和lwip_devices_init()函數(shù)來對堆棧和驅動程序初始化。通過HAL系統(tǒng)代碼可調用
init_done_func()、get_mac_addr()和get_ip_addr()函數(shù)來設置MAC地址和IP地址。為了初始化堆棧，在調用OSStart啟動μC／OS II調度程序之前應調用函數(shù)lwip_stack_init()，其原型為voidlwip_stack_init( int thread_prio， void(*init_done_func)(void*)，void*arg)。堆棧初始化后，還必須調用函數(shù)init_done_func()，而該函數(shù)必須調用函數(shù)lwip_devices_init()。利用函數(shù)lwip_devices_init()可以對在system．h中定義的所有已安裝的以太網(wǎng)設備驅動程序進行注冊，若返回一個非0值則表示注冊成功。注冊成功后，TCP／IP棧即可使用，之后便可在程序中創(chuàng)建任務。該函數(shù)的參數(shù)是接收線程的優(yōu)先級。LWIP系統(tǒng)碼在設備初始化過程中，可通過lwip_devices_init()函數(shù)調用函數(shù)get_mac_addr()和get_ip_addr()。用戶通過編寫這些函數(shù)，可在系統(tǒng)中將MAC和IP地址存放在任意位置，從而代替在設備驅動程序中固定位置的硬編碼，并增加系統(tǒng)的靈活性。設計時，可以將MAC地址存放在Flash存儲器中，也可以將MAC地址存放在片上內嵌的存儲器中。當所有的初始化都準備好后即可調用OSStart()以啟動RTOS進行任務調度。這個過程需要設置以太網(wǎng)目的地址、以太網(wǎng)源地址、協(xié)議類型，然后再按照所設置的協(xié)議類型來設置數(shù)據(jù)包。
2．2 數(shù)據(jù)的發(fā)送和接收
數(shù)據(jù)的接收和發(fā)送可采用中斷方式。中斷服務程序通過檢查LAN91C111的中斷狀態(tài)寄存器來判斷是發(fā)送中斷請求還是接收中斷請求。初始化完成后，即可創(chuàng)建任務，建立套接字，綁定端口，綁定完之后，再監(jiān)聽端口。當LAN91C111接收到數(shù)據(jù)包時，可由EPH模塊察看此數(shù)據(jù)包的目的地址，若為本網(wǎng)卡的MAC地址或廣播地址或多播地址，則把此數(shù)據(jù)包傳送到LAN91C111的RAM中，并向處理器發(fā)送中斷，由處理器進行數(shù)據(jù)處理。由于采用的是TCP／IP協(xié)議，接收數(shù)據(jù)應調用read()函數(shù)來接收建立連接的套接字中的數(shù)據(jù)，并將其放入緩沖區(qū)。發(fā)送過程則是由FPGA將數(shù)據(jù)傳送到LAN91C111，再由LAN91C111將接收到的數(shù)據(jù)封裝成數(shù)據(jù)包，并檢測網(wǎng)絡，當沒有數(shù)據(jù)傳輸時，再將數(shù)據(jù)包傳輸?shù)骄W(wǎng)絡中，并向處理器發(fā)送中斷信號，以表示數(shù)據(jù)傳送完畢。發(fā)送數(shù)據(jù)時通過調用write()函數(shù)可將要發(fā)送的數(shù)據(jù)發(fā)送到指定連接的目的地址。
3 結束語
本文的整個設計使用了邏輯單元(LE)5314個，占用EP2C35F484芯片內部資源的16％，這充分體現(xiàn)了FPGA資源的豐富性。在傳統(tǒng)設計中，通常選用單片機和低速網(wǎng)卡的設計方案，這在實際應用中，網(wǎng)絡速度相對較慢，而本設計中選用高速的以太網(wǎng)控制芯片LAN91C111和高速的FPGA，極大地提高了系統(tǒng)的網(wǎng)絡數(shù)據(jù)處理能力，并可滿足網(wǎng)絡數(shù)據(jù)采集的需求。另外，基于FPGA的NIOSⅡ方案，還可根據(jù)實際需要添加不同IP，這也體現(xiàn)了SOPC的靈活性與可裁減性。
評論