一種基于FPGA的準單輸入調(diào)變序列生成器設計

• 　　1.引言 　　隨著集成電路復雜度越來越高，測試開銷在電路和系統(tǒng)總開銷中所占的比例不斷上升，測試方法的研究顯得非常突出。目前在測試源的劃分上可以采用內(nèi)建自測試或片外測試。內(nèi)建自測試把測試源和被測電路都集成在芯片的內(nèi)部，對于目前SOC級的芯片測試如果采用內(nèi)建自測試則付出的硬件面積開銷則是很大的，同時也增加了芯片設計的難度：因此片外測試便成為目前被普遍看好的方法。由于FPGA具有可重構的靈活性，利用FPGA來作為測試源實現(xiàn)片外測試就是一種非常有效的手段。 　　由于偽隨機模式測試只需要有限個數(shù)的輸入向量便
• 關鍵字： 嵌入式系統(tǒng)  單片機  FPGA  序列生成器  Verilog  HDL  MCU和嵌入式微處理器