CDMA是無線通信領(lǐng)域的后起之秀,采用頻分編碼技術(shù),與基于時分復(fù)用的GSM相比具有明顯優(yōu)勢。CDMA能夠?qū)崿F(xiàn)從現(xiàn)有通信系統(tǒng)到下一代通信系統(tǒng)的平滑過渡,具有較強的功能伸縮性;可以支持先進的天線技術(shù),通過增加小區(qū)覆蓋
關(guān)鍵字:
協(xié)議 介紹 IP TCP 無線 終端 CDMA
本文介紹了IP4776CZ38主要特性和優(yōu)勢, 功能方框圖, HDMI發(fā)送器和接收器應(yīng)用框圖以及PCB布局方案框圖.NXP公司的IP4776CZ38是全集成的HDMI接口器件,集成了電平轉(zhuǎn)移,ESD和背驅(qū)保護等功能. IP4776CZ38和HDMI 1.3兼容,每路
關(guān)鍵字:
4776 HDMI IP 38
結(jié)合工程實踐,介紹了一種利用FFT IP Core實現(xiàn)FFT的方法,設(shè)計能同時對兩路實數(shù)序列進行256點FFT運算,并對轉(zhuǎn)換結(jié)果進行求模平方運算,且對數(shù)據(jù)具有連續(xù)處理的能力。設(shè)計采用低成本的FPGA實現(xiàn),具有成本低、性能高、
關(guān)鍵字:
FFT Core IP 算法
如果適配器模塊是由NI公司開發(fā)的,那么不需要任何VHDL或其他硬件描述語言的經(jīng)驗。所有的FPGA編程均通過NI LabVIEW FPGA模塊和NI-RIO驅(qū)動程序軟件以圖形化的方式完成。如果該適配器模塊是由第三方開發(fā)的,則或許提供定
關(guān)鍵字:
FlexRIO Verilog VHDL IP
0 引言 統(tǒng)一潮流控制器(Unified Power Flow Con-troller,簡稱UPFC)是一種可以較大范圍地控制電流使之按指定路經(jīng)流動的設(shè)備,它可在保證輸電線輸送容量接近熱穩(wěn)定極限的同時又不至于過負荷??刂葡到y(tǒng)是UPFC的核
關(guān)鍵字:
IP 設(shè)計 控制器 UPFC FPGA 基于
毋庸置疑,現(xiàn)代通信網(wǎng)絡(luò)的發(fā)展,是由業(yè)務(wù)需求和市場需求來決定的,而不是技術(shù)的發(fā)展。我們回頭看看互聯(lián)網(wǎng)(IP網(wǎng)絡(luò))的發(fā)展歷程,這其中市場推動的痕跡非常明顯:這一種六七十年代就已經(jīng)誕生的IP網(wǎng)絡(luò)技術(shù),在九十年代
關(guān)鍵字:
探討 規(guī)劃設(shè)計 網(wǎng)絡(luò) 承載 IP
摘要 為降低FPGA實現(xiàn)3電平SVPWM算法的復(fù)雜性,減小SVPWM模塊所占用的資源,文中利用正弦函數(shù)和余弦函數(shù)的關(guān)系,采用小容量ROM提出了一種新的SVPWM控制算法。利用Verilog HDL實現(xiàn)了算法的硬件設(shè)計,并封裝成IP核以方便
關(guān)鍵字:
SVPWM Nios Core IP
摘要 根據(jù)Nios II處理器的Avalon總線規(guī)范,設(shè)計了一款面向步進電機的控制器IP核。該定制IP核采用軟、硬件協(xié)同設(shè)計的方法,功能符合Avalon總線的讀寫傳輸時序,具有完備的步進電機驅(qū)動能力。仿真結(jié)果表明,該IP核具有
關(guān)鍵字:
IP 設(shè)計 實現(xiàn) 控制器 電機 Nios II 步進 基于
毋庸置疑,現(xiàn)代通信網(wǎng)絡(luò)的發(fā)展,是由業(yè)務(wù)需求和市場需求來決定的,而不是技術(shù)的發(fā)展。我們回頭看看互聯(lián)網(wǎng)(IP網(wǎng)絡(luò))的發(fā)展歷程,這其中市場推動的痕跡非常明顯:這一種六七十年代就已經(jīng)誕生的IP網(wǎng)絡(luò)技術(shù),在九十年代
關(guān)鍵字:
分析 規(guī)劃設(shè)計 網(wǎng)絡(luò) 承載 IP
ATM可以提供空前的可伸縮性和性價比,以及對將來的實時業(yè)務(wù)、多媒體業(yè)務(wù)等的支持,ATM將扮演重要的角色。但目前的信息體系,即LAN和WAN,建立在網(wǎng)絡(luò)層協(xié)議如IP、IPX、AppleTalk等的基礎(chǔ)上,因此,ATM的成功及Internet
關(guān)鍵字:
技術(shù) 介紹 兼容 IP 網(wǎng)絡(luò) ATM
基于IP復(fù)用和SOC技術(shù)的微處理器FSPLCSOC模塊設(shè)計,1 引言 文中采用IP核復(fù)用方法和SOC技術(shù)基于AVR 8位微處理器AT90S1200IP Core設(shè)計專用PLC微處理器FSPLCSOC模塊。隨著芯片集成程度的飛速提高,IC產(chǎn)業(yè)中形成了以片上系統(tǒng)SOC(System-on-Chip)技術(shù)為主的設(shè)計方式。一
關(guān)鍵字:
FSPLCSOC 模塊 設(shè)計 微處理器 技術(shù) IP 復(fù)用 SOC 基于
MCUUSB設(shè)備控制器IP核的設(shè)計,摘要:用硬件描述語言verilog HDL設(shè)計實現(xiàn)了一種MCUUSB設(shè)備控制器IP核。論文首先簡要介紹了設(shè)計的背景,重點對自主研發(fā)的將MCUUSB控制器集成于一個芯片的設(shè)計和研究分析。最后給出nc-verilog功能仿真方案以及FPGA驗
關(guān)鍵字:
設(shè)計 IP 控制器 設(shè)備 MCU&USB
嵌入式微處理器IP core設(shè)計與分析,摘要:本文在對傳統(tǒng)微控制器進行系統(tǒng)分析的基礎(chǔ)上,提出了一種較好的改進設(shè)計方法?;乇芰藗鹘y(tǒng)微控制器基于累加器的ALU結(jié)構(gòu)及算術(shù)邏輯指令:并在指令執(zhí)行時序上盡量減少指令執(zhí)行所需的時鐘周期。通過仿真驗證證明該設(shè)
關(guān)鍵字:
設(shè)計 分析 core IP 微處理器 嵌入式
系統(tǒng)總體設(shè)計方案本系統(tǒng)的總體設(shè)計框圖如圖1所示。 圖1 系統(tǒng)框圖 Nios II處理器在SDRAM中開辟幀緩沖(Frame buffer),可以是單緩沖也可以是雙緩沖。以單緩沖為例。處理器將一幀圖像數(shù)據(jù)(640times;480times;2Byt
關(guān)鍵字:
IP 驅(qū)動 設(shè)計 LCD TFT 嵌入式 Linux 基于
tcp/ip介紹
您好,目前還沒有人創(chuàng)建詞條tcp/ip!
歡迎您創(chuàng)建該詞條,闡述對tcp/ip的理解,并與今后在此搜索tcp/ip的朋友們分享。
創(chuàng)建詞條