sdram 文章進(jìn)入sdram技術(shù)社區(qū)

SDRAM接口設(shè)計

1任務(wù)背景SDRAM具有大容量和高速的優(yōu)點，目前其存取速度可以達(dá)到100～133MHz，單片容量可以達(dá)到64Mbit或更高，因...
關(guān)鍵字： SDRAM 接口設(shè)計

基于AHB接口的高性能LCD控制器IP設(shè)計

本文將說明高性能LCD控制器IP的模塊化設(shè)計概念(如圖一)。FTLCDC200通過SDRAM控制器跟SoC內(nèi)部總線通信，控制...
關(guān)鍵字：控制器 FIFO SDRAM

便攜式發(fā)動機(jī)測試設(shè)備的研究

摘要：針對現(xiàn)有發(fā)動機(jī)狀態(tài)檢測設(shè)備體積、重量大，集成度低，導(dǎo)致其靈活性較差的問題，本文提出了一種便攜式發(fā)動機(jī)測試設(shè)備的研制方案，給出了詳細(xì)的硬件和軟件設(shè)計。該便攜式發(fā)動機(jī)測試設(shè)備具有攜帶、使用方便、智能化、集成度高的特點。
關(guān)鍵字：檢測設(shè)備嵌入式 SDRAM 201306

基于FPGA的DDR2 SDRAM存儲器用戶接口設(shè)計

使用功能強(qiáng)大的FPGA來實現(xiàn)一種DDR2 SDRAM存儲器的用戶接口。該用戶接口是基于XILINX公司出產(chǎn)的DDR2 SDRAM的存儲控制器，由于該公司出產(chǎn)的這種存儲控制器具有很高的效率，使用也很廣泛，可知本設(shè)計具有很大的使用前景。本設(shè)計通過采用多路高速率數(shù)據(jù)讀寫探作仿真驗證，可知其完全可以滿足時序要求，由綜合結(jié)果可知其使用邏輯資源很少，運行速率很高，基本可以滿足所有設(shè)計需要。
關(guān)鍵字： SDRAM FPGA DDR2 存儲器

DRAM SRAM SDRAM內(nèi)存精華問題匯總

問題1：什么是DRAM、SRAM、SDRAM？　　答：名詞解釋如下　　DRAM--------動態(tài)隨即存取器，需要不斷的刷新，才能保存 ...
關(guān)鍵字： DRAM SRAM SDRAM

一種基于FPGA的DDR SDRAM控制器的設(shè)計

摘要對DDR SDRAM的基本工作特性以及時序進(jìn)行了分析與研究，基于FPGA提出了一種通用的DDRSDRAM控制器設(shè)計方案。在Modelaim上通過了軟件功能仿真，并在FPGA芯片上完成了硬件驗證。結(jié)果表明，該控制器能夠較好地完成DD
關(guān)鍵字：控制器設(shè)計 SDRAM DDR FPGA 基于

車載信息的硬件電路設(shè)計

硬件電路　　主控模塊的處理器采用三星公司的S3C2410，以其為核心擴(kuò)展64MB的Nand-Flash和2MB的Nor-Flash用 ...
關(guān)鍵字：車載信息 S3C2410 SDRAM

用Xilinx FPGA實現(xiàn)DDR SDRAM控制器

1 引言在高速信號處理系統(tǒng)中, 需要緩存高速、大量的數(shù)據(jù), 存儲器的選擇與應(yīng)用已成為系統(tǒng)實現(xiàn)的關(guān)鍵所在。DDR SDRAM是一種高速CMOS、動態(tài)隨機(jī)訪問存儲器, 它采用雙倍數(shù)據(jù)速率結(jié)構(gòu)來完成高速操作。SDR SDRAM一個時鐘周
關(guān)鍵字： Xilinx SDRAM FPGA DDR

基于FPGA 的DDR SDRAM控制器在高速數(shù)據(jù)采集系統(tǒng)中

實現(xiàn)數(shù)據(jù)的高速大容量存儲是數(shù)據(jù)采集系統(tǒng)中的一項關(guān)鍵技術(shù)。本設(shè)計采用Altera 公司Cyclone系列的FPGA 完成了對DDR SDRAM 的控制，以狀態(tài)機(jī)來描述對DDR SDRAM 的各種時序操作，設(shè)計了DDR SDRAM 的數(shù)據(jù)與命令接口。用控
關(guān)鍵字： SDRAM FPGA DDR 控制器

基于VHDL的SDRAM控制器的實現(xiàn)

在高速實時或者非實時信號處理系統(tǒng)當(dāng)中，使用大容量存儲器實現(xiàn)數(shù)據(jù)緩存是一個必不可少的環(huán)節(jié)，也是系統(tǒng)實現(xiàn)中的重點和難點之一。SDRAM（同步動態(tài)隨機(jī)訪問存儲器）具有價格低廉、密度高、數(shù)據(jù)讀寫速度快的優(yōu)點，從而成
關(guān)鍵字：實現(xiàn) 控制器 SDRAM VHDL 基于

Synopsys發(fā)布DesignWare DDR4存儲器接口IP

全球領(lǐng)先的電子器件和系統(tǒng)設(shè)計、驗證和制造軟件及知識產(chǎn)權(quán)(IP)供應(yīng)商新思科技公司(Synopsys, Inc.，納斯達(dá)克股票市場代碼：SNPS)日前宣布：其DesignWare DDR接口IP產(chǎn)品組合已經(jīng)實現(xiàn)擴(kuò)充，以使其包括了對基于新興的DDR4標(biāo)準(zhǔn)的下一代SDRAM。通過在一個單內(nèi)核中就實現(xiàn)對DDR4、DDR3以及LPDDR2/3的支持，DesignWare DDR解決方案使設(shè)計師能夠在相同的系統(tǒng)級芯片(SoC)中，實現(xiàn)與高性能或者低功耗SDRAM的連接，它已經(jīng)成為諸如用于智能手機(jī)和平板電腦的應(yīng)用處理
關(guān)鍵字： Synopsys SDRAM

DDR2 SDRAM介紹及其基于MPC8548 CPU的硬件設(shè)計

DR2(Double Data Rate 2，兩倍數(shù)據(jù)速率，版本2) SDRAM，是由JEDEC標(biāo)準(zhǔn)組織開發(fā)的基于DDR SDRAM的升級存儲技術(shù)。相對于DDR SDRAM，雖然其仍然保持了一個時鐘周期完成兩次數(shù)據(jù)傳輸?shù)奶匦?，但DDR2 SDRAM在數(shù)據(jù)傳輸率、
關(guān)鍵字： CPU 硬件設(shè)計 MPC8548 基于 SDRAM 介紹及其 DDR2

DSP片外高速海置SDRAM存儲系統(tǒng)設(shè)計方案

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP 存儲系統(tǒng) SDRAM

多路讀寫的SDRAM接口設(shè)計

存儲器是容量數(shù)據(jù)處理電路的重要組成部分。隨著數(shù)據(jù)處理技術(shù)的進(jìn)一步發(fā)展，對于存儲器的容量和性能提出了越來 ...
關(guān)鍵字：多路讀寫 SDRAM 數(shù)據(jù)處理

采用Xilinx 和FPGA的DDR2 SDRAM存儲器接口控制器的設(shè)計

采用Xilinx 和FPGA的DDR2 SDRAM存儲器接口控制器的設(shè)計,本白皮書討論各種存儲器接口控制器設(shè)計所面臨的挑戰(zhàn)和 Xilinx 的解決方案，同時也說明如何使用 Xilinx軟件工具和經(jīng)過硬件驗證的參考設(shè)計來為您自己的應(yīng)用(從低成本的 DDR SDRAM 應(yīng)用到像 667 Mb/sDDR2 SDRAM 這樣的更
關(guān)鍵字：接口控制器設(shè)計存儲器 SDRAM Xilinx FPGA DDR2 采用

共150條 5/10 |‹ « 1 2 3 4 5 6 7 8 9 10 »

sdram介紹

　　SDRAM:Synchronous Dynamic Random Access Memory,同步動態(tài)隨機(jī)存取存儲器，同步是指Memory工作需要同步時鐘，內(nèi)部的命令的發(fā)送與數(shù)據(jù)的傳輸都以它為基準(zhǔn)；動態(tài)是指存儲陣列需要不斷的刷新來保證數(shù)據(jù)不丟失；隨機(jī)是指數(shù)據(jù)不是線性依次存儲，而是由指定地址進(jìn)行數(shù)據(jù)讀寫。　　SDRAM從發(fā)展到現(xiàn)在已經(jīng)經(jīng)歷了四代，分別是：第一代SDR SDRAM，第二代DDR [ 查看詳細(xì) ]