mda-eda 文章進(jìn)入mda-eda技術(shù)社區(qū)

基于EDA技術(shù)的單片機(jī)IP核設(shè)計(jì)

摘要:本文介紹了利用EDA技術(shù)設(shè)計(jì)出與MCS-51系列微處理器指令集完全兼容的8位嵌入式微處理器芯片的IP核，并經(jīng)過驗(yàn)證獲得了滿意的效果。
關(guān)鍵詞: 電子設(shè)計(jì)自動化；知識產(chǎn)權(quán)核；設(shè)計(jì) 1. 引言EDA（Electronic De
關(guān)鍵字： EDA 單片機(jī) IP核

燃?xì)鉄崴髦悄芩疁乜刂频腅DA實(shí)現(xiàn)

摘要：針對現(xiàn)有燃?xì)鉄崴魉疁乜刂频牟蛔阒?，介紹一種智能型水溫控制器。采用大火力快速啟動方式縮短加熱時間，溫度反饋及超前控制方式縮小溫度穩(wěn)定時間、減小超調(diào)溫度，還設(shè)有安全保護(hù)、壽命均衡及燃燒穩(wěn)定性的控
關(guān)鍵字： EDA 燃?xì)鉄崴?/a> 水溫控制

基于單片機(jī)、EDA技術(shù)的波形發(fā)生器的設(shè)計(jì)

　該波形發(fā)生器以單片機(jī)(MCS8031)為中心控制單元，由鍵盤輸入模塊、數(shù)碼管顯示模塊、D/A波形發(fā)生模塊、幅值調(diào)整模塊組成。采用DDFS技術(shù)，先將要求的波形數(shù)據(jù)存儲于EEPROM中，這樣可以保證掉電以后波形數(shù)據(jù)不丟失?！?/li>
關(guān)鍵字：發(fā)生器設(shè)計(jì) 波形技術(shù) 單片機(jī) EDA 基于單片機(jī) EDA技 DDFS 波形發(fā)生 FPGA VHDL

計(jì)算機(jī)EPP控制CPLD顯示點(diǎn)陣漢字的實(shí)現(xiàn)

1 引言隨著人們生活節(jié)奏的加快，越來越多的場合需要使用電子手段動態(tài)發(fā)布信息，其中應(yīng)用非常廣泛的一種方法就是LED點(diǎn)陣顯示。傳統(tǒng)的點(diǎn)陣漢字顯示通常采用單片機(jī)作為控制核心，結(jié)合存儲器、邏輯電路和LED點(diǎn)陣來
關(guān)鍵字：點(diǎn)陣漢字實(shí)現(xiàn) 顯示 CPLD EPP 控制計(jì)算機(jī) EDA EPP CPLD VHDL 漢字點(diǎn)陣

IC設(shè)計(jì)業(yè)走出惡性競爭還需兩三年以上時間

　　本土芯片設(shè)計(jì)企業(yè)在FM芯片市場上經(jīng)歷的起伏，恰恰是本土芯片行業(yè)發(fā)展的一個縮影。本土芯片設(shè)計(jì)行業(yè)到底遇到了什么問題，企業(yè)該何去何從，我們特別邀請業(yè)內(nèi)人士對此進(jìn)行分析。　　手機(jī)FM芯片的發(fā)展?fàn)顩r主要反映了以下五個主要的問題：　　一是競爭的規(guī)則還沒有建立。從根本上說，在中國這一新興市場上的企業(yè)還不成熟，大家對如何在市場上競爭還沒有形成很好的規(guī)則。任何市場要做下去，最主要的是在該市場上的公司能夠有利潤。但中國的許多產(chǎn)業(yè)都經(jīng)歷了惡性競爭而導(dǎo)致全行業(yè)虧損的狀況。價格戰(zhàn)曾使彩電行業(yè)出現(xiàn)了全行業(yè)的虧損。但是，
關(guān)鍵字： IC設(shè)計(jì) EDA

基于EDA技術(shù)的定向型計(jì)算機(jī)硬件設(shè)計(jì)

1 引言　　隨著計(jì)算機(jī)技術(shù)的迅速發(fā)展，計(jì)算機(jī)系統(tǒng)中使用的硬件部件基本上都采用大規(guī)模和超大規(guī)模集成電路，這些電路的設(shè)計(jì)、驗(yàn)證和測試必須使用先進(jìn)的工具軟件，使硬件設(shè)計(jì)逐漸趨于軟件化，加快硬件設(shè)計(jì)和調(diào)試的速度
關(guān)鍵字： EDA 定向計(jì)算機(jī) 硬件設(shè)計(jì)

模擬電路設(shè)計(jì)需要更加高效、便利的EDA工具

　　消費(fèi)類產(chǎn)品中日益增長的模擬器件數(shù)量、當(dāng)今的設(shè)計(jì)規(guī)模以及先進(jìn)工藝節(jié)點(diǎn)所面臨的愈加復(fù)雜的制造約束，使得 ...
關(guān)鍵字：模擬設(shè)計(jì) EDA 版圖

2009年1月13日，億道電子連續(xù)三年榮獲Altium公司最佳合作伙伴

　　億道電子連續(xù)三年榮獲Altium公司最佳合作伙伴。
關(guān)鍵字：億道 EDA

VHDL密碼控制系統(tǒng)的設(shè)計(jì)和仿真

1 引言　　隨著電子技術(shù)和ASIC技術(shù)的發(fā)展．?dāng)?shù)字系統(tǒng)設(shè)計(jì)向速度快、容量大、體積小、重量輕的趨勢發(fā)展。目前數(shù)字系統(tǒng)設(shè)計(jì)可直接面向用戶需求，根據(jù)系統(tǒng)的行為和功能要求，自上而下地逐層完成設(shè)計(jì)過程：描述、綜合、優(yōu)化、仿真與驗(yàn)證，以及器件生成。該設(shè)計(jì)過程除系統(tǒng)行為和功能描述外，其他設(shè)計(jì)幾乎都由計(jì)算機(jī)自動完成，從而實(shí)現(xiàn)電子設(shè)計(jì)自動化(EDA)。這樣大大地縮短了系統(tǒng)的設(shè)計(jì)周期，適應(yīng)當(dāng)今品種多、批量小的電子市場要求，提高了產(chǎn)品的競爭能力。由于電子設(shè)計(jì)自動化是采用硬件描述語言描述硬件電路，所以研究硬件語言及仿真、綜合
關(guān)鍵字： VHDL EDA

微波EDA 電磁仿真軟件大觀

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字：微波仿真 EDA

Altium Designer Summer 08 電子技術(shù)研討會邀請函

每場前30名報(bào)名者免費(fèi)獲贈 Altium官方教程一本聚焦技術(shù)前沿，著名廠商與您現(xiàn)場互動交流??????? 領(lǐng)略強(qiáng)大功能，親身體驗(yàn)Altium Designer的最新特性迎接明天挑戰(zhàn)，深入了解EDA行業(yè)的最新動態(tài),輕松面對未來設(shè)計(jì)! ? 主辦單位：Altium中國有限公司 ??????????????????????? ???? 承辦單位：億道電子技術(shù)有限公司? (Altium中國一級代理商) 隨著電路
關(guān)鍵字：研討會 Altium 電路設(shè)計(jì) EDA Altium Designer Summer 08

EDA技術(shù)應(yīng)用與發(fā)展之管窺

　　EDA技術(shù)主要是指面向?qū)Ｓ眉呻娐吩O(shè)計(jì)的計(jì)算機(jī)技術(shù)，與傳統(tǒng)的專用集成電路設(shè)計(jì)技術(shù)相比，其特點(diǎn)有：　?、僭O(shè)計(jì)全程，包括電路系統(tǒng)描述、硬件設(shè)計(jì)、仿真測試、綜合、調(diào)試、軟件設(shè)計(jì)，直至硬件系統(tǒng)都由計(jì)算機(jī)完成；　?、谠O(shè)計(jì)技術(shù)直接面向用戶，即專用集成電路的被動使用都有同時也可能是專用集成電路的主動設(shè)計(jì)者；　?、蹖Ｓ眉呻娐返膶?shí)現(xiàn)有了更多的途徑，即除傳統(tǒng)的ASIC器件外，還能通過FPGA、CPLD、ispPAC、FPSC等可編程器件來實(shí)現(xiàn)，本文主要就后者，簡要介紹EDA技術(shù)及其應(yīng)用最新近的一些發(fā)展。
關(guān)鍵字： EDA

第三方IP：SoC設(shè)計(jì)的一種不穩(wěn)固基礎(chǔ)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： IP SoC EDA

國內(nèi)IC設(shè)計(jì)企業(yè)的成長之道：合作共贏

　　今年Cadence公司成立20周年。20年前，Cadence由兩家公司—ECAD和SDA合并而成，如今其已成長為規(guī)模最大的EDA（電子設(shè)計(jì)自動化）工具供應(yīng)商。公司在中國有四個目標(biāo)：節(jié)能、創(chuàng)新、和諧、共贏。　　在7月15日的CDNLive！（Cadence Designer Network，Cadence的全球性會議）北京站，Cadence全球副總裁兼亞太區(qū)總裁居龍先生向本刊介紹了如何與中國IC企業(yè)共贏的想法。　　目前IC設(shè)計(jì)的重心開始從硅谷往亞太轉(zhuǎn)移，例如外包給印度和中國的一些企業(yè)
關(guān)鍵字： IC設(shè)計(jì) EDA 節(jié)能 IP 半導(dǎo)體 200809

FPGA系統(tǒng)內(nèi)部邏輯在線測試技術(shù)研究

　　1 引言　　隨著FPGA向低成本、低功耗、高性能方向發(fā)展，其I／O引腳大多采用微間距TOFP或BGA封裝工藝，因而使引出多種內(nèi)部信號的I／O引腳以及FPGA的驗(yàn)證工作變得非常困難，同時FPGA的驗(yàn)證和調(diào)試耗時占總開發(fā)時間的50％以上。　　在驗(yàn)證和調(diào)試系統(tǒng)時，傳統(tǒng)上是把信號線引到I／O引腳，然后采用示波器、邏輯分析儀或總線分析儀進(jìn)行測量和分析。由于這些設(shè)備相當(dāng)昂貴，而且調(diào)試時又需要許多連線夾，因此一不小心就會燒壞器件或電路板。　　伴隨著EDA 工具的快速發(fā)展，Altera公司在Quartus
關(guān)鍵字： FPGA I／O EDA QuartusⅡ 存儲