mda-eda 文章進(jìn)入mda-eda技術(shù)社區(qū)

555定時(shí)器的應(yīng)用及OrCAD/PSpice仿真

摘要:分析了555定時(shí)器內(nèi)部結(jié)構(gòu)及其工作原理,利用OrCAD/PSpice對555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器 ...
關(guān)鍵字： 555定時(shí)器 EDA OrCAD Pspice 10.5 瞬態(tài)分析

??????? 全球首屈一指的EDA電子自動(dòng)化廠商—Mentor Graphics公司宣布，備受關(guān)注的行業(yè)技術(shù)論壇Tech Design Forum China 2011巡展分別于8月31日和9月8日在上海環(huán)球金融中心和北京五洲皇冠假日酒店圓滿舉辦。如今，設(shè)計(jì)工程師和經(jīng)理在動(dòng)蕩不安的經(jīng)濟(jì)和技術(shù)浪潮中沉浮，歷年如期舉辦的EDA Tech Forum 始終是信息、支持和教育領(lǐng)域的一盞明燈，今年EDA Tech Forum發(fā)展演進(jìn)
關(guān)鍵字： Mentor Graphics EDA

利用EDA工具和硬件描述語言（HDL），根據(jù)產(chǎn)品的特定要求設(shè)計(jì)性能價(jià)格比高的片上系統(tǒng)，是目前國際上廣泛使用的方法。與傳統(tǒng)的設(shè)計(jì)方法不同，在設(shè)計(jì)開始階段并不一定需要具體的單片微控制器（MCU）和開發(fā)系統(tǒng)(仿真器)以
關(guān)鍵字： SOC EDA 片上系統(tǒng)

MathWorks 日前宣布適用于 Xilinx FPGA 開發(fā)板且新添了 FPGA 在環(huán) (FIL) 功能的 EDA Simulator Link 3.3 面市。FIL 使工程師們能夠在使用 Simulink 作為系統(tǒng)級測試臺架的同時(shí)，以硬件速度驗(yàn)證其設(shè)計(jì)。
關(guān)鍵字： MathWorks EDA Simulator Link 3.3

　　美國國家儀器公司(National Instruments，簡稱NI)近日宣布其簽署了一項(xiàng)收購美國AWR集團(tuán)公司(AWR)的最終合并協(xié)議。AWR是一家電子設(shè)計(jì)自動(dòng)化(EDA)軟件的領(lǐng)先供應(yīng)商，其產(chǎn)品在半導(dǎo)體、航空航天、國防、通信和測試設(shè)備行業(yè)中用于設(shè)計(jì)射頻和高頻元器件和系統(tǒng)。合并過程結(jié)束后，AWR將作為NI的全資子公司在現(xiàn)有管理團(tuán)隊(duì)的領(lǐng)導(dǎo)下繼續(xù)運(yùn)營。　　射頻和無線系統(tǒng)快速的設(shè)計(jì)周期和不斷增加的復(fù)雜程度要求設(shè)計(jì)和測試之間更好的整合。射頻系統(tǒng)的設(shè)計(jì)師需要進(jìn)行實(shí)測以驗(yàn)證他們的模擬，同時(shí)射頻測試工程師們則
關(guān)鍵字： NI EDA AWR

　　提起protel相信很多電路設(shè)計(jì)工程師都不會(huì)陌生。很多初次學(xué)習(xí)設(shè)計(jì)電路圖和PCB的人幾乎都不約而同地選擇了這個(gè)EDA設(shè)計(jì)軟件，因?yàn)樗子趯W(xué)習(xí)，軟件界面友好，易于上手而贏得了廣大初學(xué)者的青睞。很多大學(xué)的EDA實(shí)驗(yàn)室也將其列為教學(xué)軟件。做為一名有著十余年電子設(shè)計(jì)經(jīng)歷的我，當(dāng)然也不例外。
關(guān)鍵字： Altium EDA

摘要：為使數(shù)字鐘從電路設(shè)計(jì)、性能分析到設(shè)計(jì)出PCB版(即印制電路版)圖的整個(gè)過程能夠在計(jì)算機(jī)上自動(dòng)處理完成，從而縮短設(shè)計(jì)周期、提高設(shè)計(jì)效率、戰(zhàn)小設(shè)計(jì)風(fēng)險(xiǎn)。本系統(tǒng)基于EDA技術(shù)的設(shè)計(jì)方法，提出一種采用P-MOS大規(guī)模
關(guān)鍵字： EDA 數(shù)字鐘設(shè)計(jì)

隨著電子技術(shù)的發(fā)展，數(shù)字系統(tǒng)的設(shè)計(jì)正朝高速度、大容量、小體積的方向發(fā)展，傳統(tǒng)的自底而上的設(shè)計(jì)方法已難以適應(yīng)形勢。EDA(Electronic Design Automation)技術(shù) 的應(yīng)運(yùn)而生，使傳統(tǒng)的電子系統(tǒng)設(shè)計(jì)發(fā)生了根本的變革。
關(guān)鍵字： VHDL EDA 仿真中的應(yīng)用

　　芯片設(shè)計(jì)正在面臨復(fù)雜性日益進(jìn)步、低功耗設(shè)計(jì)需求無處不在、混合信號產(chǎn)品比例越來越大這三方面的挑戰(zhàn)。EDA(電子設(shè)計(jì)自動(dòng)化)工具也正在有針對性地進(jìn)行創(chuàng)新，來滿足芯片設(shè)計(jì)工程師的需求。　　
關(guān)鍵字： IC設(shè)計(jì) EDA

隨著電子工業(yè)日新月異的發(fā)展，大規(guī)模集成電路的應(yīng)用已越來越普遍。電子設(shè)計(jì)自動(dòng)化EDA(Eleetronic Design Automation)已成為不可逆轉(zhuǎn)的潮流。Protel就是一套建立在PC環(huán)境下的EDA開發(fā)工具。自1991年以來Protel已經(jīng)成為
關(guān)鍵字： EDA

????????Cadence端到端芯片實(shí)現(xiàn)流程幫助基帶芯片生產(chǎn)商提高生產(chǎn)力、改進(jìn)預(yù)測準(zhǔn)確性以及縮短產(chǎn)品上市時(shí)間　　全球領(lǐng)先的電子設(shè)計(jì)創(chuàng)新企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司，宣布總部位于上海的無線通信基帶和RF處理器解決方案領(lǐng)先供應(yīng)商展訊通信有限公司已將其芯片設(shè)計(jì)流程成功遷移到Cadence Silicon Realization，并實(shí)現(xiàn)了其首款40納米低功耗GSM/GPRS/EDGE/TD-SCDMA/HSPA商用無線通信
關(guān)鍵字：展訊 40納米 Cadence EDA

先進(jìn)庫格式(ALF)是一種提供了庫元件、技術(shù)規(guī)則和互連模型的建模語言，不同抽象等級的ALF模型能被EDA同時(shí)用于IC規(guī)劃、原型制作、實(shí)現(xiàn)、分析、優(yōu)化和驗(yàn)證等應(yīng)用中。本文在介紹ALF概念的基礎(chǔ)上，詳細(xì)討論了使用ALF時(shí)庫元
關(guān)鍵字： Accellera EDA IC設(shè)計(jì)

摘要設(shè)計(jì)一種壓控電壓源型二階有源低通濾波電路，并利用Multisim10仿真軟件對電路的頻率特性、特征參量等進(jìn)行了仿真分析，仿真結(jié)果與理論設(shè)計(jì)一致，為有源濾波器的電路設(shè)計(jì)提供了EDA手段和依據(jù)。
關(guān)鍵詞二階有源低
關(guān)鍵字：濾波器 EDA 仿真

以現(xiàn)場可編程邏輯器件(FPGA)為設(shè)計(jì)載體，以硬件描述語言(VHDL)為主要表達(dá)方式，以O(shè)uartusⅡ開發(fā)軟件和GW48EDA開發(fā)系統(tǒng)為設(shè)計(jì)工具，闡述了電子搶答器的工作原理和軟硬件實(shí)現(xiàn)方法。并對所設(shè)計(jì)的電子搶答器進(jìn)行了時(shí)序仿真和硬件驗(yàn)證。
關(guān)鍵字：實(shí)現(xiàn) 設(shè)計(jì) EDA 電子