dma 文章進(jìn)入dma技術(shù)社區(qū)

PCI9054芯片接口設(shè)計中若干問題的深入研究

摘要：PCI9054芯片是目前主流的PCI總線接口芯片之一。從廠家提供的開發(fā)資料以及公開發(fā)表的論文來看，有相當(dāng)多的...
關(guān)鍵字： PCI9054 DMA 仲裁中斷

STM32微控制器中采用DMA實現(xiàn)方波的產(chǎn)生和捕獲

1STM32微控制器介紹STM32系列微控制器是ST公司基于Cortex-M3內(nèi)核的高集成度的微控制器。它在性能...
關(guān)鍵字： STM32 微控制器 DMA 方波捕獲

基于DMA控制器的UART串行通信設(shè)計

摘要：針對大數(shù)據(jù)量的串口間通信，在常規(guī)的UART串行數(shù)據(jù)通信的基礎(chǔ)上，結(jié)合Cortex-M3微控制器中DMA控制器的作用，實現(xiàn)DMA控制的UART串口數(shù)據(jù)包收發(fā)。設(shè)計鏈表項緩存，最終實現(xiàn)DMA的分散／聚集模式的數(shù)據(jù)傳輸過程，主
關(guān)鍵字：通信設(shè)計串行 UART DMA 控制器基于

基于DSP編程的幾個關(guān)鍵問題

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP編程關(guān)鍵問題 DMA McBSP

基于FPGA的具有流量控制機(jī)制的高速串行數(shù)據(jù)傳輸系統(tǒng)設(shè)計

摘要：本文介紹了基于Xilinx Virtex-6 FPGA的高速串行數(shù)據(jù)傳輸系統(tǒng)的設(shè)計與實現(xiàn)，系統(tǒng)包含AXI DMA和GTX串行收發(fā)器，系統(tǒng)增加了流量控制機(jī)制來保證高速數(shù)據(jù)傳輸?shù)目煽啃浴Ｗ詈筮M(jìn)行了仿真測試，測試結(jié)果顯示系統(tǒng)可以高速可靠地傳輸數(shù)據(jù)。
關(guān)鍵字： Xilinx 數(shù)據(jù)傳輸 DMA 201204

基于PSoC5 UDB的DMA傳輸

Cypress PSoC5是一款集成了可配置模擬/數(shù)字外設(shè)功能、存儲器和微控制器于一身的可編程嵌入式片上系統(tǒng)，使用32位3級流水的ARM Cortex-M3處理器內(nèi)核，運行速度最高為67MHz。PSoC5的數(shù)字系統(tǒng)具有豐富的可配置能力，通過數(shù)字系統(tǒng)互連(DSI)可將來自外設(shè)的數(shù)字信號連接到任意引腳，它通過小的、快速的、低功耗的UDB陣列提供了靈活的功能。
關(guān)鍵字：存儲器 DMA UDB

ARM中基于DMA的高效UART通訊及其應(yīng)用

1、引言由于UART串行口的廣泛應(yīng)用，在傳統(tǒng)的8位和16位的處理器以及32位處理器中，一般都帶有UART串行口。傳統(tǒng)的基于UART的數(shù)據(jù)通訊中，采用的方式一般有兩種，查詢式和中斷式。查詢方式下CPU的負(fù)擔(dān)較重，浪費了處理器
關(guān)鍵字：通訊及其應(yīng)用 UART 高效基于 DMA ARM

linux dma cache

linux dma cache,說到DMA，就會想到Cache，兩者本身似乎是好不相關(guān)的事物。的確，假設(shè)DMA針對內(nèi)存的目的地址和Cache緩存的對象沒有重疊區(qū)域，DMA和Cache之間就相安無事，但是，如果有重疊呢，經(jīng)過DMA操作，Cache緩存對應(yīng)的內(nèi)存的數(shù)據(jù)
關(guān)鍵字： cache dma linux

STM32學(xué)習(xí):ADC/DMA/USART

學(xué)習(xí)STM32的ADC轉(zhuǎn)換，在開發(fā)板上寫程序調(diào)試。
四個任務(wù)：1.AD以中斷方式(單次)采集一路2.AD以中斷方式連續(xù)采集四路3.AD以DMA方式采集一路，DMA深度為一級4.AD以DMA方式采集四路，每路DMA深度為28級，并濾波，說明濾
關(guān)鍵字： USART STM ADC DMA

適應(yīng)多種時序的DMA控制器設(shè)計

本文所設(shè)計的可適應(yīng)于多種時序情況的DMA控制器，被應(yīng)用于該圖像協(xié)處理器之中后，能夠很好地解決問題?！　? 圖 ...
關(guān)鍵字：時序 DMA 控制器

基于ADSP-TS201S的二維DMA數(shù)據(jù)傳輸

基于ADSP-TS201S的二維DMA數(shù)據(jù)傳輸,摘要：針對高速信號處理系統(tǒng)中數(shù)據(jù)總線傳輸?shù)钠款i問題，采用二維DMA方式進(jìn)行外設(shè)高速緩存到DSP內(nèi)核的數(shù)據(jù)塊實時傳輸。對二維DMA控制和狀態(tài)寄存器組進(jìn)行編程控制，結(jié)合FPGA與DSP鏈路接口設(shè)計，將存儲區(qū)的數(shù)據(jù)塊作為一
關(guān)鍵字：數(shù)據(jù)傳輸 DMA 二維 ADSP-TS201S 基于

基于散列DMA的高速串口驅(qū)動方案設(shè)計

基于散列DMA的高速串口驅(qū)動方案設(shè)計,1 概述

由于串口在電報通信、工控和數(shù)據(jù)采集等領(lǐng)域有著廣泛的應(yīng)用，絕大多數(shù)嵌入式處理器都內(nèi)置了通用異步收發(fā)器(UART)。UART數(shù)據(jù)傳輸主要通過中斷或DMA的方式實現(xiàn)。

中斷方式是在接收到數(shù)據(jù)或需要發(fā)送數(shù)據(jù)
關(guān)鍵字：驅(qū)動方案設(shè)計串口高速 DMA 基于

基于單片機(jī)系統(tǒng)采用DMA塊傳輸方式實現(xiàn)高速數(shù)據(jù)采集

摘要：介紹一種基于單片機(jī)系統(tǒng)設(shè)計的DMA硬件電路，以字塊傳輸方式與高速A/D接口。結(jié)合在數(shù)字式磁通表設(shè)計中的 ...
關(guān)鍵字：單片機(jī)系統(tǒng) 直接存儲器 DMA 高速AD

單片機(jī)控制系統(tǒng)中實現(xiàn)DMA數(shù)據(jù)傳送的方法

1　引　言　　許多單片機(jī)控制系統(tǒng)中，信息的實時處理往往需要數(shù)據(jù)的批量傳送。不管是采用軟件查詢，還是采用中斷技術(shù)，它們都是依靠程序控制，每次傳送數(shù)據(jù)都需要單片機(jī)執(zhí)行若干條指令，因而傳輸速率受單片機(jī)指令運行
關(guān)鍵字：傳送方法數(shù)據(jù) DMA 控制系統(tǒng) 實現(xiàn) 單片機(jī)

基于Virtex-6 PCIE核的DMA控制器設(shè)計

應(yīng)用于PCIE總線的DMA方式有兩種：系統(tǒng)(system)DMA和總線主控(bus master)DMA。系統(tǒng)DMA比較少見，并且只有較少的北橋芯片和操作系統(tǒng)支持其應(yīng)用;總線主控DMA是PCIE系統(tǒng)目前為止最常用的控制方式。本文參考了Xilinx的應(yīng)用設(shè)計：應(yīng)用于Virtex-6 FPGA PCIE核的DMA設(shè)計不完整，缺少數(shù)據(jù)FIFO，且復(fù)位后只能完成一次中斷的讀寫;應(yīng)用于Virtex-5 FPGA PCIE核的DMA設(shè)計，可以實現(xiàn)ML555開發(fā)板上DDR2內(nèi)存與PC端內(nèi)存間數(shù)據(jù)交換。但應(yīng)用于Virte
關(guān)鍵字： DMA Virtex-6

共98條 3/7 « 1 2 3 4 5 6 7 »

dma介紹

DMA介紹（網(wǎng)站搜索）：Direct Memory Access（存儲器直接訪問）。這是指一種高速的數(shù)據(jù)傳輸操作，允許在外部設(shè)備和存儲器之間直接讀寫數(shù)據(jù)，既不通過CPU，也不需要CPU干預(yù)。整個數(shù)據(jù)傳輸操作在一個稱為"DMA控制器"的控制下進(jìn)行的。CPU除了在數(shù)據(jù)傳輸開始和結(jié)束時做一點處理外，在傳輸過程中CPU可以進(jìn)行其他的工作 [ 查看詳細(xì) ]