国产肉体XXXX裸体137大胆,国产成人久久精品流白浆,国产乱子伦视频在线观看,无码中文字幕免费一区二区三区 国产成人手机在线-午夜国产精品无套-swag国产精品-国产毛片久久国产

首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> dds+pll

用三只IC建立一個數字PLL

  • 本設計思想中的簡單電路給出了一個傳統(tǒng)模擬鎖相環(huán)的基礎特性，但電路中除了基準振蕩器以外，沒有其它的模擬元件。雖然其它可用的數字PLL，包括那些采用加/減計數器的數字PLL，但本文這個更簡單也更靈活。此電路最早在
  • 關鍵字： PLL  數字    

基于DDS+PLL的跳頻信號源的設計

  • 航空通信設備包括短波通信、超短波通信設備，短波、超短波通信設備又分為常規(guī)通信方式和跳頻通信方式，跳頻通信因具有抗干擾性強、抗偵測能力好、頻譜利用率高和易于實現碼分多址等優(yōu)點被稱為無線電通信的“殺手
  • 關鍵字： 設計  信號源  PLL  DDS  基于  

DDS相關任意波形發(fā)生器的實現方案

  • 任意波形發(fā)生器( Arbit rary Waveform Generato r,AWG) 是一種多波型的信號發(fā)生器，它不僅能產生正弦波、指數波等常規(guī)波形，也可以表現出載波調制的多樣化，如：產生調頻、調幅、調相和脈沖調制等。更可以通過計算機
  • 關鍵字： DDS  任意波形發(fā)生器  實現方案    

周立功國網單相表DDS-GW解決方案

  • 新的智能電表標準對于智能電表的設計和生產提出新的要求。國網單相表DDS-GW解決方案因滿足新國網標準的要求而產生。該方案采用NXP公司低功耗LPC1100系列Cortex-M0微控制器作為主控芯片，完全按照國家電網公司智能電表
  • 關鍵字： DDS-GW  國網  單相表  方案    

基于DSP、DDS和ARM雷達中頻信號模擬器研究

  • 電子產品世界,為電子工程師提供全面的電子產品信息和行業(yè)解決方案,是電子工程師的技術中心和交流中心,是電子產品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網絡家園
  • 關鍵字： DSP  DDS  ARM  雷達中頻信號  模擬器  

基于FPGA的DDS IP核設計

  • 摘要：以Altera公司的QuartusⅡ7．2作為開發(fā)工具，研究了基于FPGA的DDS IP核設計，并給出基于Signal TapⅡ嵌入式邏輯分析儀的仿真測試結果。將設計的DDS IP核封裝成為SOPC Builder自定義的組件，結合32位嵌入式CPU軟
  • 關鍵字： FPGA  DDS  IP核    

基于DSP內嵌PLL中的CMOS壓控環(huán)形振蕩器設計

  • 電子產品世界,為電子工程師提供全面的電子產品信息和行業(yè)解決方案,是電子工程師的技術中心和交流中心,是電子產品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網絡家園
  • 關鍵字： PLL  DSP  CMOS  環(huán)形振蕩器  

基于DDS技術的正弦交流信號源的設計

  • 摘要：以設計和實現可以進行功率輸出的正弦波信號源為目的，提出了一種基于DDS技術，以單片機為控制核心、AD9850芯片為頻率合成器的正弦交流電流信號源的設計方法。該正弦交流電流信號源可以產生頻率穩(wěn)定且頻率范圍為
  • 關鍵字： 信號源  設計  交流  技術  DDS  基于  

基于流水線結構的DDS多功能信號發(fā)生器設計

  • 摘要：在應用FPGA進行DDS系統(tǒng)設計過程中，選擇芯片的運行速度優(yōu)化和資源利用優(yōu)化常常是相互矛盾的，從發(fā)展趨勢和運算要求看，系統(tǒng)速度指標的意義比面積指標更趨重要?；诖耍榻B了一種流水線結構來優(yōu)化傳統(tǒng)的相位累
  • 關鍵字： DDS  流水線結構  多功能  信號發(fā)生器    

PLL電路設計原理

  • 在通信機等所使用的振蕩電路，其所要求的頻率范圍要廣，且頻率的穩(wěn)定度要高。

    無論多好的LC振蕩電路，其頻率的穩(wěn)定度，都無法與晶體振蕩電路比較。但是，晶體振蕩器除了可以使用數字電路分頻以外，其頻率幾乎無法
  • 關鍵字： PLL  電路設計  原理    

PLL-VCO制作方法介紹

  • 在此說明以晶體振蕩器做為基準振蕩器，將其與VCO以及PLL電路組合成為信號產生器的情形也被稱為頻率合成器。
    此一PLL-VCO電路的設計規(guī)格如表l所示。振蕩頻率范圍為40M~60MHz內的10MHz寬。每一頻率階段(step)寬幅為10
  • 關鍵字： PLL-VCO  方法    

基于FPGA和DDS的數控信號源的設計與實現

  • 摘要 以FPGA為核心，根據DDS原理設計數控信號源，采用VHDL語言實現各功能模塊。該信號源可輸出正弦渡、方波和三角波，輸出信號的頻率以數控方式調節(jié)，幅度連續(xù)可調。與傳統(tǒng)信號源相比，該信號源具有波形質量好、精度
  • 關鍵字： 設計  實現  信號源  數控  FPGA  DDS  基于  

采用PLL的IC的頻率N（1~10）倍增電路介紹

  • 電路的功能很多電路都要求把頻率準確地倍增，使用PLL電路可很容易組成滿足這種要求的電路。例如主振頻率為1KHZ，若使用倍增器內插10個脈沖，可變成10KHZ的脈沖信號。在VCO中，即使主振頻率發(fā)生變化，也能獲得跟蹤主振
  • 關鍵字： PLL  10  IC的  頻率    

DDS函數信號發(fā)生器的優(yōu)點

  • 在電子行業(yè)的基礎設施和制造等領域，函數發(fā)生器都是有效的通用儀器。它可以生成不同頻率和幅度的大量信號，用來評估新電路的運行情況，代替時鐘信號，對新產品進行制造測試，及用于許多其它用途。自第一部正弦波發(fā)生
  • 關鍵字： DDS  函數信號發(fā)生器    

基于DDS的多通道信號源設計

  • 摘要：為滿足航空電子、雷達設備和通信系統(tǒng)等領域相對低相位噪聲、穩(wěn)定工作、高分辨率、快頻率轉換以及低功耗的通用信號源的需求，提出了一種采用高性能控制器C8051F020控制AD9959頻率合成芯片的設計方法和軟件設計流
  • 關鍵字： 設計  信號源  通道  DDS  基于  
共391條 12/27 |‹ « 10 11 12 13 14 15 16 17 18 19 » ›|
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網安備11010802012473