asic ip 文章進(jìn)入asic ip技術(shù)社區(qū)

基于Blackfin的智能IP Camera系統(tǒng)設(shè)計(jì)

　　1.背景及概述　　近年來，隨著嵌入式應(yīng)用越來越復(fù)雜，應(yīng)用場合越來越多，特別是多媒體功能在各個領(lǐng)域飛速發(fā)展，高性能計(jì)算變得無處不在，從消費(fèi)電子，網(wǎng)絡(luò)通訊到工業(yè)控制和監(jiān)控，大多數(shù)應(yīng)用都需要更高的數(shù)字信號處理能力。出于成本和設(shè)計(jì)難度的考慮，人們傾向于使用單顆芯片完成所有的工作，傳統(tǒng)的DSP處理器和MCU處理器開始以多種形式進(jìn)行融合：　　1.傳統(tǒng)的MCU+DSP合作方案被集成到一顆芯片封裝內(nèi);或者進(jìn)一步實(shí)現(xiàn)為真正的異構(gòu)多核，可以共享部分甚至全部外部設(shè)備。　　2.以SoC的形式為MCU加上基于固定硬
關(guān)鍵字： Blackfin IP Camera DSP

基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計(jì)與優(yōu)化

　　隨著航空電子技術(shù)的不斷發(fā)展，現(xiàn)代機(jī)載視頻圖形顯示系統(tǒng)對于實(shí)時性等性能的要求日益提高。常見的系統(tǒng)架構(gòu)主要分為三種：　　(1)基于GSP+VRAM+ASIC的架構(gòu)，優(yōu)點(diǎn)是圖形ASIC能夠有效提高圖形顯示質(zhì)量和速度，缺點(diǎn)是國內(nèi)復(fù)雜ASIC設(shè)計(jì)成本極高以及工藝還不成熟。　　(2)基于DSP+FPGA的架構(gòu)，優(yōu)點(diǎn)是，充分發(fā)揮DSP對算法分析處理和FPGA對數(shù)據(jù)流并行執(zhí)行的獨(dú)特優(yōu)勢，提高圖形處理的性能;缺點(diǎn)是，上層CPU端將OpenGL繪圖函數(shù)封裝后發(fā)給DSP，DSP拆分后再調(diào)用FPGA，系統(tǒng)的集成度不高
關(guān)鍵字： FPGA DSP ASIC

集成電路發(fā)展遇佳期機(jī)遇與挑戰(zhàn)并存

雖然已取得了很大發(fā)展，但中國IC行業(yè)存在著一系列嚴(yán)重問題：在IC設(shè)計(jì)方面，設(shè)計(jì)企業(yè)缺乏工藝知識，且對第三方IP核依賴程度高，大多采用通用的ASIC設(shè)計(jì)方法，缺少定制化和COT的設(shè)計(jì)知識；在IC制造方面，大多數(shù)企業(yè)尚未建立完整的設(shè)計(jì)服務(wù)和支持體系，IP核開發(fā)能力弱并滯后于工藝開發(fā)。如今，在中國擁有政策、資金、市場，呼喚技術(shù)和專家的優(yōu)勢條件下，中國IC業(yè)應(yīng)抓住最好的發(fā)展時機(jī)。
關(guān)鍵字：集成電路 IC設(shè)計(jì) ASIC

機(jī)頂盒與節(jié)能

　　每年年初，我家都會盡量省著點(diǎn)用錢。一般都以相同的方式開始：非常嚴(yán)格，甚至有些苛刻。我們下飯館的次數(shù)比往常有所減少，用電更節(jié)約，而且上班帶飯?jiān)谵k公室吃。我妻子是我們家的首席財(cái)務(wù)官，因此她會準(zhǔn)備一個節(jié)約事項(xiàng)清單。無論好壞，短期內(nèi)我們都不能大手大腳地花錢，得回歸過去的老習(xí)慣?！　〔贿^今年情況有了變化。我們有一部 13 年前安裝的座機(jī)電話。我們每月都付電話費(fèi)，但服務(wù)質(zhì)量從未改善，而且也未曾降價。于是我們決定試試 IP 電話。通過停用座機(jī)電話，再加上有線電視供應(yīng)商提供的優(yōu)惠，我們每月可節(jié)省大約 100 美元。節(jié)
關(guān)鍵字： IP 電話有線電視盒電源管理策略

亞太地區(qū)雄霸ASIC市場

　　ASIC(專用集成電路)，它是按用戶設(shè)計(jì)要求，在一個芯片上實(shí)現(xiàn)特定部分或全部功能的集成電路，具有高性能、高可靠、高保宻、低成本和少量生產(chǎn)的特點(diǎn)，因而特別受到軍用和業(yè)界產(chǎn)品實(shí)現(xiàn)差異化的關(guān)注。ASIC屬于定制電路(custom IC)之一，但ASIC本身又分成定制和半定制電路兩類。而包括處理器、標(biāo)準(zhǔn)邏輯電路、存儲器和模擬電路等則稱通用(標(biāo)準(zhǔn)化)集成電路。　　堅(jiān)信“半導(dǎo)體決定一個國家盛衰”的日本半導(dǎo)體專家牧本次生博士于1987年提出了“牧本浪潮”理論，即從
關(guān)鍵字： ASIC PLD 201409

達(dá)成最佳效能/成本的服務(wù)器ASIC IP與系統(tǒng)整合實(shí)現(xiàn)40nm高成本效益制造

　　彈性客制化IC設(shè)計(jì)領(lǐng)導(dǎo)廠商(Flexible ASIC Leader™)創(chuàng)意電子(Global Unichip Corp.，GUC)與高度創(chuàng)新的fabless Soc – centric IC芯片設(shè)計(jì)公司, 信驊科技(ASPEED Technology, Inc.)采用業(yè)界第一個以臺積電公司40nm低功耗(Low Power，LP)工藝節(jié)點(diǎn)的DDR3/4 PHY，大幅加速了一遠(yuǎn)程管理控制器的系統(tǒng)設(shè)計(jì), 此控制器用于服務(wù)器及桌面虛擬化。　　創(chuàng)意電子的DDR 3/4 PHY為業(yè)
關(guān)鍵字：創(chuàng)意電子 ASIC DDR

電子元件封裝術(shù)語大全

　　1、BGA(ball grid array) 　　球形觸點(diǎn)陳列，表面貼裝型封裝之一。在印刷基板的背面按陳列方式制作出球形凸點(diǎn)用以代替引腳，在印刷基板的正面裝配LSI 芯片，然后用模壓樹脂或灌封方法進(jìn)行密封。也稱為凸點(diǎn)陳列載體(PAC)。引腳可超過200，是多引腳LSI 用的一種封裝。封裝本體也可做得比QFP(四側(cè)引腳扁平封裝)小。例如，引腳中心距為1.5mm 的360 引腳 BGA 僅為31mm 見方;而引腳中心距為0.5mm 的304 引腳QFP 為40mm 見方。而且BGA 不用擔(dān)心
關(guān)鍵字：元件封裝 ASIC BQFP

華虹宏力攜手硅視覺，在其0.11微米技術(shù)平臺上共推硅驗(yàn)證智能藍(lán)牙射頻IP

　　世界領(lǐng)先的8英寸純晶圓代工廠之一，上海華虹宏力半導(dǎo)體制造有限公司(以下簡稱“華虹宏力”)，與硅視覺技術(shù)有限公司(以下簡稱“硅視覺”)，一家領(lǐng)先的知識產(chǎn)權(quán)(IP)提供商，提供高性能、低功率射頻知識產(chǎn)權(quán)，今天宣布攜手合作，在華虹宏力0.11微米混合信號/射頻技術(shù)平臺上推出了藍(lán)牙低功耗IP。這款通過硅驗(yàn)證的IP已被授權(quán)給一家客戶，該客戶應(yīng)用藍(lán)牙技術(shù)開發(fā)了無線鍵盤鼠標(biāo)等人機(jī)接口設(shè)備。為滿足集成藍(lán)牙模塊的無線MCU需求，接下來將很快在華虹宏力射頻嵌入式非易失性存儲
關(guān)鍵字：華虹宏力射頻 IP

Synopsys發(fā)布業(yè)界首款完整的PCI Express 4.0 IP解決方案

　　為加速芯片和電子系統(tǒng)創(chuàng)新而提供軟件、知識產(chǎn)權(quán)(IP)及服務(wù)的全球性領(lǐng)先供應(yīng)商新思科技公司(Synopsys, Inc.，納斯達(dá)克股票市場代碼：SNPS)日前發(fā)布了業(yè)界首款完整的PCI Express 4.0 IP解決方案，它由DesignWare PHY、控制器和Verification IP(VIP)組成，專門針對諸如服務(wù)器、網(wǎng)絡(luò)設(shè)備、存儲系統(tǒng)以及固態(tài)硬盤(SSD)等企業(yè)級計(jì)算應(yīng)用。PCI Express 4.0是PCI Express I/O的下一代標(biāo)準(zhǔn)，其吞吐量增加了一倍至16 GT/s，目前外
關(guān)鍵字： Synopsys PCI Express IP

Altera與Cavium合作，為網(wǎng)絡(luò)應(yīng)用提供經(jīng)過預(yù)驗(yàn)證的數(shù)據(jù)包分類解決方案

　　Altera公司(NASDAQ: ALTR)近日宣布，其Interlaken旁視知識產(chǎn)權(quán)(IP)內(nèi)核通過了測試，與Cavium的NEURON Search?處理器兼容?！　∵@一可立即部署實(shí)施、經(jīng)過預(yù)先驗(yàn)證的解決方案為網(wǎng)絡(luò)OEM提供了低延時、高性能數(shù)據(jù)包接口，適用于包括路由器、交換機(jī)、防火墻以及安全存儲在內(nèi)的多種網(wǎng)絡(luò)應(yīng)用。Interlaken旁視IP內(nèi)核目前以Altera系列同類最佳IP內(nèi)核組成的形式提供，經(jīng)過優(yōu)化，集成在Altera Arria? 10和Stratix? V FPGA中，具有性能優(yōu)異、
關(guān)鍵字： Altera IP Cavium

Synopsys發(fā)起的“IP Accelerated”計(jì)劃重新定義了IP供應(yīng)商范式

　　為加速芯片和電子系統(tǒng)創(chuàng)新而提供軟件、知識產(chǎn)權(quán)(IP)及服務(wù)的全球性領(lǐng)先供應(yīng)商新思科技公司(Synopsys, Inc.，納斯達(dá)克股票市場代碼：SNPS)日前宣布：推出其名為“IP Accelerated”的IP加速計(jì)劃，以幫助設(shè)計(jì)師顯著地減少在其系統(tǒng)級芯片(SoC)中集成IP所需的時間和工作量。該計(jì)劃擴(kuò)展了Synopsys已有的、多樣化的、已流片驗(yàn)證過的DesignWare? IP產(chǎn)品組合，增加了全新的IP Prototyping Kits原型設(shè)計(jì)套件、IP Virtual Development K
關(guān)鍵字： Synopsys IP SoC

一種基于ARM的嵌入式TCP/IP協(xié)議的簡化方案

　　摘要：介紹嵌入式TCP/IP協(xié)議在低速處理器中的一種簡化實(shí)現(xiàn)方案，并成功應(yīng)用于某分布式監(jiān)控系統(tǒng)中。　　關(guān)鍵詞：TCP/IP協(xié)議嵌入式　　ARM 在網(wǎng)絡(luò)應(yīng)用日益普遍的今天，越來越多的嵌入式設(shè)備實(shí)現(xiàn)Internet網(wǎng)絡(luò)化。TCP/IP協(xié)議是一種目前被廣泛采用的網(wǎng)絡(luò)協(xié)議。嵌入式Internet的技術(shù)核心是在嵌入式系統(tǒng)中部分或完整地實(shí)現(xiàn)TCP/IP協(xié)議。由于TCP/IP協(xié)議比較復(fù)雜，而目前嵌入式系統(tǒng)中大量應(yīng)用低速處理器，受內(nèi)存和速度限制，有必要將TCP/IP協(xié)議簡化。圖1 協(xié)議處理 1 TCP/I
關(guān)鍵字： ARM 嵌入式 TCP/IP

2013年全球前十大半導(dǎo)體IP供應(yīng)商排行榜

　　根據(jù)市場研究機(jī)構(gòu) Gartner 的最新統(tǒng)計(jì)數(shù)據(jù)，Cadence Design Systems在 2013年躋身全球前四大半導(dǎo)體 IP供應(yīng)商，主因是該公司在IP業(yè)務(wù)策略上改弦更張，并收購了Tensilica 與 Cosmic Circuits等公司;Cadence在2012年的Gartner的半導(dǎo)體IP供應(yīng)商排行榜上還擠不進(jìn)前十名。　　根據(jù) Gartner 的統(tǒng)計(jì)，全球半導(dǎo)體IP市場在2013年成長了11.5%，市場規(guī)模24.5億美元;其中處理器核心供應(yīng)商 ARM 為市占率43.2%的龍頭，排
關(guān)鍵字： Gartner IP 半導(dǎo)體 201406

中芯國際與燦芯首創(chuàng)SMIC-ASIC網(wǎng)絡(luò)互動平臺

　　國際領(lǐng)先的IC設(shè)計(jì)公司及一站式服務(wù)供應(yīng)商 -- 燦芯半導(dǎo)體(上海)有限公司(以下簡稱“燦芯半導(dǎo)體”)與中國內(nèi)地規(guī)模最大、技術(shù)最先進(jìn)的集成電路晶圓代工企業(yè) -- 中芯國際集成電路制造有限公司(“中芯國際”，紐交所代號：SMI，港交所代號：981)，于2014年6月5日宣布聯(lián)合推出SMIC-ASIC網(wǎng)絡(luò)服務(wù)平臺。該平臺是由燦芯半導(dǎo)體創(chuàng)建，并由中芯國際和燦芯半導(dǎo)體共同打造的專業(yè)的半導(dǎo)體產(chǎn)業(yè)網(wǎng)絡(luò)交流平臺，為客戶解答基礎(chǔ)ASIC問題以及提供專業(yè)工程技術(shù)和商務(wù)咨詢，并為整個ASIC項(xiàng)目開發(fā)提供參考，實(shí)現(xiàn)創(chuàng)新的業(yè)務(wù)
關(guān)鍵字：燦芯半導(dǎo)體 IC SMIC-ASIC

賽普拉斯與IDEX達(dá)成戰(zhàn)略合作伙伴關(guān)系開發(fā)先進(jìn)指紋識別解決方案

　　賽普拉斯半導(dǎo)體公司日前宣布，與IDEX ASA建立新型戰(zhàn)略合作伙伴關(guān)系，開發(fā)指紋識別解決方案。根據(jù)雙方的協(xié)議，賽普拉斯將在為客戶提供其業(yè)界領(lǐng)先的TrueTouch? 觸摸屏控制器、CapSense?觸摸感應(yīng)控制器和 trackpad解決方案的同時，提供基于IDEX屢獲殊榮的指紋成像和識別技術(shù)的指紋識別方案。這一組合將使智能手機(jī)、平板電腦、可穿戴設(shè)備、身份證和一系列物聯(lián)網(wǎng)應(yīng)用中用戶界面和個人安全系統(tǒng)的設(shè)計(jì)過程更加方便流暢?！　τ跀y帶個人用戶重要信息的聯(lián)網(wǎng)設(shè)備而言，安全性至關(guān)重要。IDEX已開發(fā)出獨(dú)一無
關(guān)鍵字：賽普拉斯 IDEX IP