asic ip 文章進(jìn)入asic ip技術(shù)社區(qū)

軟件無(wú)線電設(shè)計(jì)中ASIC、FPGA和DSP的選擇策略探討

ASIC、FPGA和DSP的應(yīng)用領(lǐng)域呈現(xiàn)相互覆蓋的趨勢(shì)，使設(shè)計(jì)人員必須在軟件無(wú)線電結(jié)構(gòu)設(shè)計(jì)中重新考慮器件選擇策略...
關(guān)鍵字： ASIC DSP FPGA 無(wú)線電

1DPO的特點(diǎn)數(shù)字熒光示波器DPO（DigitalphosphorOscilloscopes）是Tektronix公司新推陳出新出的一種示...
關(guān)鍵字： DPO 示波器技術(shù) ASIC

2014年2月20日，全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司(NASDAQ: CDNS)宣布已收購(gòu)美商傳威(TranSwitchCorp.)公司高速接口IP資產(chǎn),并雇用其經(jīng)驗(yàn)豐富的IP開(kāi)發(fā)團(tuán)隊(duì)，更進(jìn)一步擴(kuò)大Cadence快速發(fā)展的IP產(chǎn)品陣容。
關(guān)鍵字： Cadence 美商傳威 IP

摘要：本文提出了一種基于低成本FPGA的高清低碼流安防攝像機(jī)SoC實(shí)現(xiàn)方式，該設(shè)計(jì)已經(jīng)完全實(shí)現(xiàn)，開(kāi)創(chuàng)了高清低碼流安防攝像機(jī)SoC的先河。
關(guān)鍵字： FPGA SoC ASIC 攝像機(jī) 傳感器

在汽車(chē)電子中廣為采用的微控制器(MCU)正快速面臨時(shí)間和成本的壓力。使用MCU的主要優(yōu)勢(shì)一直以來(lái)都是‘創(chuàng)造具有高性價(jià)比的高階系統(tǒng)整合’。然而，在此一優(yōu)勢(shì)之下，有一些與元件本身相關(guān)的潛在成本是超乎于其單價(jià)水平的。例如，若選用的元件無(wú)法創(chuàng)造所需特性，則必須增加外部邏輯、軟件或其它整合元件。
關(guān)鍵字：微控制器 FPGA ASIC CPU 嵌入式

近年來(lái)，能量收集(energy harvesting)話題在電子設(shè)計(jì)群體內(nèi)獲得了廣泛關(guān)注。通過(guò)能量收集過(guò)程，能夠捕獲、收集然后透過(guò)電子設(shè)備來(lái)利用小批量的能量，從而能夠完成簡(jiǎn)單的任務(wù)，而無(wú)須在系統(tǒng)設(shè)計(jì)中集成傳統(tǒng)電源。
關(guān)鍵字：安森美能量收集 OEM 太陽(yáng)能 ASIC

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字：傳感器 ASIC MEMS 協(xié)同設(shè)計(jì)

　　IP在電子行業(yè)，讓人又愛(ài)又恨，既可以讓人富得流油，也可以讓人瞬間兩手空空。為保行業(yè)可持續(xù)發(fā)展，我國(guó)政府越來(lái)越重視IP問(wèn)題，本土IP業(yè)面臨著諸多困惑和選擇，“弱者愈弱，強(qiáng)者恒強(qiáng)”，IP公司將來(lái)命運(yùn)如何?
關(guān)鍵字：半導(dǎo)體 IP

　　中國(guó)人行不承認(rèn)比特幣(Bitcoin)為交易貨幣，但比特幣在PayPal等網(wǎng)站上仍可使用，全球仍有許多「礦工」投入挖礦行列。由于專(zhuān)業(yè)「挖礦機(jī)」需要強(qiáng)大的平行運(yùn)算功能來(lái)進(jìn)行比特幣挖礦，高階繪圖晶片及專(zhuān)用特殊應(yīng)用晶片(ASIC)需求強(qiáng)勁，臺(tái)積電(2330)受惠最大。　　比特幣的發(fā)行不需透過(guò)第三方單位，而是由蘊(yùn)藏比特幣的礦山，每10分鐘主動(dòng)產(chǎn)生一個(gè)區(qū)塊，只要完成區(qū)塊內(nèi)數(shù)據(jù)運(yùn)算，就可獲得比特幣。由于比特幣每4年的每一區(qū)域產(chǎn)量將減少一半，現(xiàn)在每區(qū)域只能生產(chǎn)25個(gè)比特幣，所以參與運(yùn)算的「礦工」，就得利用專(zhuān)業(yè)「
關(guān)鍵字：臺(tái)積電 ASIC

在OTN幀結(jié)構(gòu)中，Serdes在從高速的串行數(shù)據(jù)中恢復(fù)出數(shù)據(jù)后，數(shù)據(jù)只是按順序以64bit為寬度重新放置，并沒(méi)有按字節(jié)對(duì)齊，所以后續(xù)電路無(wú)法直接使用這樣的數(shù)據(jù)。需要幀頭定位電路找到幀頭后，把所有的數(shù)據(jù)按字節(jié)對(duì)齊。但是將OTN數(shù)據(jù)轉(zhuǎn)換為并行的數(shù)據(jù)后，存在著數(shù)據(jù)速率高，位寬大的問(wèn)題。在ASIC或FPGA中，大量的大位寬的數(shù)據(jù)，是不容易運(yùn)行在較高的速率下的。所以需要對(duì)幀定位電路進(jìn)行簡(jiǎn)化，以使得電路在大位寬時(shí)，仍然能夠進(jìn)行高速運(yùn)行。研究了OTN數(shù)據(jù)的幀結(jié)構(gòu)后，提出了一種適合于高速率的、大位寬的處理電路。
關(guān)鍵字： OTN FPGA Serdes ASIC 幀定位 201401

“在SoC中增加USB 3.0功能，若芯片設(shè)計(jì)公司做得好，與其他人沒(méi)差別;做得不好，和人家差別很大。”新思科技(Synopsys)公司總裁兼聯(lián)合CEO陳志寬博士說(shuō)?！艾F(xiàn)在很多芯片需要IP設(shè)計(jì)，因?yàn)樾酒珡?fù)雜了，芯片里有很多block(功能部分)。”
關(guān)鍵字： SoC USB 新思 IP

對(duì)于芯片設(shè)計(jì)師，20年前做邏輯綜合，寫(xiě)軟件時(shí)，A+B就可以了?，F(xiàn)在IP在芯片中的比例提高了，有時(shí)40%或60%是IP，這種方法就不行了。也許我們都懂得USB、DDR、ARM的關(guān)系是怎么樣，可能你理解得比我好，所以你做出來(lái)的芯片性能也比較高。
關(guān)鍵字： IP ARM USB

各種 IP Core和參考設(shè)計(jì)以下各種 IP Core和參考設(shè)計(jì)是由相關(guān)設(shè)計(jì)者提供，可以免費(fèi)下載學(xué)習(xí)或使用。[使用注 ...
關(guān)鍵字： IP Core 參考設(shè)計(jì)

賽靈思宣布推出20nm All Programmable UltraScale?產(chǎn)品系列，并配套提供產(chǎn)品技術(shù)文檔和Vivado?設(shè)計(jì)套件支持。繼2013年11月首款20nm芯片發(fā)貨后，賽靈思繼續(xù)積極推動(dòng)UltraScale器件系列發(fā)貨進(jìn)程。該器件系列采用業(yè)界唯一的ASIC級(jí)可編程架構(gòu)以及Vivado ASIC增強(qiáng)型設(shè)計(jì)套件和UltraFast?設(shè)計(jì)方法，提供了可媲美ASIC級(jí)的性能優(yōu)勢(shì)。
關(guān)鍵字：賽靈思 UltraScale ASIC 以太網(wǎng)