聯電昨（2）日所推出業(yè)界首項RFSOI 3D IC解決方案，此55奈米RFSOI制程平臺上所使用的硅堆棧技術，在不損耗射頻（RF）效能下，可將芯片尺寸縮小逾45％，聯電表示，此技術將應用于手機、物聯網和AR/VR，為加速5G世代鋪路，且該制程已獲得多項國際專利，準備投入量產。 聯電表示，RFSOI是用于低噪聲放大器、開關和天線調諧器等射頻芯片的晶圓制程。隨著新一代智能手機對頻段數量需求的不斷增長，聯電的RFSOI 3D IC解決方案，利用晶圓對晶圓的鍵合技術，并解決了芯片堆棧時常見的射頻干擾問題，將裝置中
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473