EEPW首頁(yè) >>
主題列表 >>
萊迪思
萊迪思 文章 進(jìn)入萊迪思技術(shù)社區(qū)
NU HORIZONS ELECTRONICS成為萊迪思半導(dǎo)體全球代理商
- 萊迪思半導(dǎo)體公司今日宣布Nu Horizons Electronics Corp. 即日起將在全球范圍內(nèi)代理萊迪思的全部產(chǎn)品。Nu Horizons目前在整個(gè)亞太地區(qū)代理萊迪思產(chǎn)品。 Nu Horizons全球代理部總裁Kent Smith 表示：“Nu Horizons Electronics 非常高興能與萊迪思一起拓展全球業(yè)務(wù)。萊迪思是全球領(lǐng)先的FPGA、PLD、可編程時(shí)鐘和電源管理器件、軟件設(shè)計(jì)工具和IP核供應(yīng)商之一，并且我們的全球銷(xiāo)售和工程師團(tuán)隊(duì)對(duì)于可編程邏輯技術(shù)非常了解。萊
- 關(guān)鍵字： 萊迪思 FPGA PLD 可編程時(shí)鐘 電源管理器件
萊迪思推出適用于SERDES 和視頻時(shí)鐘分配的開(kāi)發(fā)平臺(tái)
- 萊迪思半導(dǎo)體公司今日發(fā)布ispClock 5400D 可編程時(shí)鐘器件的評(píng)估板，價(jià)格為169美元。這款新的評(píng)估板是適用于ispClock5400D差分時(shí)鐘分配器件的評(píng)估和設(shè)計(jì)的易于使用的開(kāi)發(fā)平臺(tái)。該款評(píng)估板還可以用于查看5400D器件的性能和在系統(tǒng)編程，或者用作LatticeECP3™ FPGA串行協(xié)議或視頻協(xié)議評(píng)估板的副板或時(shí)鐘源。 通常，只有帶有LVDS或LVPECL接口的價(jià)格昂貴的振蕩器才可用作FPGA SERDES接口應(yīng)用的參考時(shí)鐘源。而現(xiàn)在ispClock5400D器件提供超
- 關(guān)鍵字： 萊迪思 開(kāi)發(fā)平臺(tái) LatticeECP3
用內(nèi)部邏輯分析儀調(diào)試FPGA(08-100)
- 進(jìn)行硬件設(shè)計(jì)的功能調(diào)試時(shí)，F(xiàn)PGA的再編程能力是關(guān)鍵的優(yōu)點(diǎn)。CPLD和FPGA早期使用時(shí)，如果發(fā)現(xiàn)設(shè)計(jì)不能正常工作，工程師就使用“調(diào)試鉤”的方法。先將要觀察的FPGA內(nèi)部信號(hào)引到引腳，然后用外部的邏輯分析儀捕獲數(shù)據(jù)。然而當(dāng)設(shè)計(jì)的復(fù)雜程度增加時(shí)，這個(gè)方法就不再適合了，其中有幾個(gè)原因。第一是由于FPGA的功能增加了，而器件的引腳數(shù)目卻緩慢地增長(zhǎng)。因此，可用邏輯對(duì)I/O的比率減小了，參見(jiàn)圖1。此外，設(shè)計(jì)很復(fù)雜時(shí)，通常完成設(shè)計(jì)后只有幾個(gè)空余的引腳，或者根本就沒(méi)有空余的引腳能用于調(diào)試。
- 關(guān)鍵字： 萊迪思 FPGA 邏輯分析儀
用FPGA實(shí)現(xiàn)FIR濾波器(08-100)
- 你接到要求用FPGA實(shí)現(xiàn)FIR濾波器的任務(wù)時(shí)，也許會(huì)想起在學(xué)校里所學(xué)的FIR基礎(chǔ)知識(shí)，但是下一步該做什么呢?哪些參數(shù)是重要的?做這個(gè)設(shè)計(jì)的最佳方法是什么?還有這個(gè)設(shè)計(jì)應(yīng)該怎樣在FPGA中實(shí)現(xiàn)?現(xiàn)在有大量的低成本IP核和工具來(lái)幫助你進(jìn)行設(shè)計(jì)，因?yàn)镕IR是用FPGA實(shí)現(xiàn)的最普通的功能。
- 關(guān)鍵字： 萊迪思 FPGA FIR濾波器
為FPGA軟處理器選擇操作系統(tǒng)(08-100)
- 操作系統(tǒng)能夠提高可移植性，并提供多種經(jīng)過(guò)測(cè)試的抽象層，服務(wù)層和應(yīng)用模塊層以供選擇，從而加快產(chǎn)品上市時(shí)間并減少應(yīng)用程序出錯(cuò)的可能性。然而，選擇一個(gè)嵌入式操作系統(tǒng)( OS )從來(lái)就不是一個(gè)簡(jiǎn)單的過(guò)程，因?yàn)榧汕度胧杰浖姆绞竭x擇余地很大，你可以完全都由自己來(lái)編寫(xiě)，或通過(guò)商業(yè)定制專(zhuān)門(mén)實(shí)時(shí)操作系統(tǒng)，也可以直接購(gòu)買(mǎi)通用操作系統(tǒng)不作任何修改，現(xiàn)成的通用操作系統(tǒng)。FPGA性能的提高和軟處理器核的出現(xiàn)，直接導(dǎo)致了可編程邏輯SoC解決方案的產(chǎn)生，隨著這一變化，關(guān)于選擇標(biāo)準(zhǔn)，設(shè)計(jì)方案以及折中考慮等傳統(tǒng)經(jīng)驗(yàn)也需要與時(shí)俱進(jìn)以
- 關(guān)鍵字： 萊迪思 FPGA 操作系統(tǒng)
萊迪思為L(zhǎng)atticeECP2低成本FPGA擴(kuò)展市場(chǎng)
- --第二代 EConomy Plus器件降低了50%的價(jià)格并達(dá)到雙倍的密度 -- 萊迪思半導(dǎo)體公司近日公布了其第二代EConomy Plus 現(xiàn)場(chǎng)可編程門(mén)陣列 (FPGA)器件，LatticeECP2系列。用了富士通90納米CMOS工藝和300毫米硅片，在大批量的情況下，此系列使得FPGA價(jià)格降到每1000查找表（LUT）低于0.50美元。與130納米 LatticeECP FPGA相比，新的系
- 關(guān)鍵字： LatticeECP2 萊迪思 市場(chǎng)
萊迪思富士通發(fā)布LatticeSC和LatticeECP2
- －通力合作打造出難以超越的FPGA產(chǎn)品系列－ 萊迪思半導(dǎo)體公司近日宣布推出其新一代的90納米FPGA，包含兩個(gè)全新的FPGA器件系列。LatticeSC™ 系統(tǒng)芯片F(xiàn)PGA的設(shè)計(jì)宗旨是提供業(yè)界最佳的整體性能，而LatticeECP2™ FPGA則將業(yè)界成本最低的FPGA結(jié)構(gòu)和高端的FPGA功能集于一身。這兩個(gè)器件系列都采用了富士通公司經(jīng)過(guò)優(yōu)化的工藝，既滿(mǎn)足了高容量FPGA對(duì)成本效率的要求，又能夠提供擁有數(shù)百萬(wàn)門(mén)的系統(tǒng)級(jí)FPGA所需的千兆赫性能。這兩個(gè)器件系列將在
- 關(guān)鍵字： LatticeECP2 LatticeSC 富士通 萊迪思
用可編程的扭斜控制來(lái)解決時(shí)鐘網(wǎng)絡(luò)問(wèn)題的方法
- 時(shí)鐘網(wǎng)絡(luò)管理問(wèn)題提高同步設(shè)計(jì)的整體性能的關(guān)鍵是提高時(shí)鐘網(wǎng)絡(luò)的頻率。然而，諸如時(shí)序裕量、信號(hào)完整性、相關(guān)時(shí)鐘邊沿的同步等因素極大地增加了時(shí)鐘網(wǎng)絡(luò)設(shè)計(jì)的復(fù)雜度。傳統(tǒng)上，時(shí)鐘網(wǎng)絡(luò)的設(shè)計(jì)采用了簡(jiǎn)單的元件，諸如扇出緩沖器、時(shí)鐘發(fā)生器、延時(shí)線(xiàn)、零延時(shí)緩沖器和頻率合成器。由于PCB走線(xiàn)長(zhǎng)度不等而引起的時(shí)序誤差，采用蜿蜒走線(xiàn)設(shè)計(jì)的走線(xiàn)長(zhǎng)度匹配方法來(lái)處理。走線(xiàn)阻抗與輸出驅(qū)動(dòng)阻抗的不匹配經(jīng)常通過(guò)反復(fù)試驗(yàn)選擇串聯(lián)電阻來(lái)消除。多種信號(hào)的標(biāo)準(zhǔn)使得時(shí)鐘邊沿的同步更加復(fù)雜。至今，這三種挑戰(zhàn)會(huì)經(jīng)常遇到，并且鮮有理想的解決方案。以下描述了
- 關(guān)鍵字： 萊迪思
可編程邏輯器件融合CPLD+FPGA最佳特性
- 可編程邏輯器件融合CPLD+FPGA最佳特性 Lattice(萊迪思)半導(dǎo)體公司近日推出了新的MachXO可編程邏輯器件系列產(chǎn)品，Lattice稱(chēng)，這種新一代的跨越式可編程邏輯器件支持傳統(tǒng)上由高密度的CPLD或者低容量的FPGA所實(shí)現(xiàn)的應(yīng)用?！ ?jù)Lattice現(xiàn)場(chǎng)應(yīng)用支持副總裁Jock Tomlinson介紹，MachXO邏輯器件建立在低成本的130nm嵌入式Flash處理工藝上。它能夠在單芯片中瞬時(shí)工作，這種特性對(duì)于許多CPLD應(yīng)用來(lái)說(shuō)是十分重要的。3.5ns的管腳至管腳的延時(shí)使得器件能夠滿(mǎn)足當(dāng)代系統(tǒng)
- 關(guān)鍵字： Lattice(萊迪思)半導(dǎo)體公司
萊迪思推出ispCLOCKTM高性能時(shí)鐘發(fā)生器器件
- 萊迪思半導(dǎo)體公司（NASDAQ:LSCC）今天宣布推出其革命性的ispCLOCKTM在系統(tǒng)可編程時(shí)鐘發(fā)生器器件新系列。ispClock5500系列中的第一批器件：10輸出的ispClock5510 和 20 輸出的 ispClock5520將一個(gè)高性能的時(shí)鐘發(fā)生器和一個(gè)靈活的通用扇出緩沖器合成在一起。采用了一個(gè)高性能的鎖相環(huán)以及時(shí)鐘乘除工具，該片上的時(shí)鐘發(fā)生器可以提供多達(dá)5個(gè)頻率范圍從10MHz到320MHz的時(shí)鐘。無(wú)論是單端還是差分信號(hào)模式，通用扇出緩沖器都可以驅(qū)動(dòng)多達(dá)20個(gè)時(shí)鐘網(wǎng)絡(luò)，并且每一個(gè)輸出都是
- 關(guān)鍵字： 萊迪思
萊迪思推出業(yè)界第一個(gè)混合信號(hào)PLD、開(kāi)拓了電源管理市場(chǎng)
- 世界上最大的在系統(tǒng)可編程器件供應(yīng)商－萊迪思半導(dǎo)體公司（納斯達(dá)克代號(hào)：LSCC）宣布推出其創(chuàng)新的PowerPAC™器件。這是業(yè)界第一片混合信號(hào)可編程邏輯器件（PLD），它內(nèi)含在系統(tǒng)可編程的模擬和邏輯組塊，能提供經(jīng)過(guò)優(yōu)化的電源管理功能，這一功能對(duì)如今的多電源電子系統(tǒng)是至關(guān)重要的。該器件集成了可編程邏輯、電壓比較器、參考電壓及高電壓的場(chǎng)效應(yīng)管驅(qū)動(dòng)器，支持單芯片可編程供電定序與監(jiān)控，為總值達(dá)到120億美元的電源半導(dǎo)體市場(chǎng)奉獻(xiàn)了獨(dú)特的可編程控制方案。雖然，微處理器、DSP、FPGA和專(zhuān)用集成電路（ASI
- 關(guān)鍵字： 萊迪思 模擬IC 電源
萊迪思低功耗的CPLD 器件系列將其可編程解決方案拓展至便攜式電子產(chǎn)品市場(chǎng)
- 在系統(tǒng)可編程（ISP™）邏輯產(chǎn)品的發(fā)明者－萊迪思半導(dǎo)體公司（納斯達(dá)克代號(hào)：LSCC）今天正式宣布其1.8伏 ispMACH
- 關(guān)鍵字： 萊迪思
萊迪思介紹
您好，目前還沒(méi)有人創(chuàng)建詞條萊迪思!
歡迎您創(chuàng)建該詞條，闡述對(duì)萊迪思的理解，并與今后在此搜索萊迪思的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對(duì)萊迪思的理解，并與今后在此搜索萊迪思的朋友們分享。 創(chuàng)建詞條
萊迪思資料下載
相關(guān)主題
熱門(mén)主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473