功耗文章進(jìn)入功耗技術(shù)社區(qū)

降低便攜式應(yīng)用的功耗

降低便攜式應(yīng)用的功耗,無線手持終端設(shè)備、智能電話、PDA 以及媒體播放器等新一代便攜式消費(fèi)類電子產(chǎn)品均具有更多的特性和更高的性能，通常其尺寸也變得更小巧。由于這些最新的特性，這些設(shè)備均要求極高的功耗。
關(guān)鍵字：功耗應(yīng)用便攜式降低德州儀器

面向系統(tǒng)LSI開發(fā)的高速、低功耗微型平臺(tái)

基于ARM CPU并集成了外圍功能(如實(shí)時(shí)操作系統(tǒng)定時(shí)器等)的μPLAT系列是一種基本系統(tǒng)級(jí)LSI開發(fā)平臺(tái)。高速及低功耗的μPLAT-92平臺(tái)專為W-CDMA、PDA及其它便攜式終端(如互聯(lián)網(wǎng)設(shè)備)應(yīng)用而開發(fā)。μPLAT-92是以硬IP為特征的硬件開發(fā)與集成環(huán)境的平臺(tái)總稱：μPLAT-92內(nèi)核包括一顆ARM920T CPU及運(yùn)行操作系統(tǒng)所需的最少外圍I/O器件；電源管理IP及原型板也包括在內(nèi)。這不僅能提高系統(tǒng)級(jí)LSI的運(yùn)行速度及降低其功耗，而且還能縮短規(guī)模不斷提高的大型系統(tǒng)級(jí)LSI的開發(fā)時(shí)間，并使用戶能專
關(guān)鍵字：功耗微型平臺(tái) 高速開發(fā) 系統(tǒng) LSI 面向

節(jié)能與未來新能源　—Actel公司總裁兼CEO John East

　　由于目前大部分能源是從化石燃料取得，過度地消耗石油等能源，引發(fā)了環(huán)境問題、經(jīng)濟(jì)問題和政治問題等，使我們的世界不那么美好了。半導(dǎo)體如何幫助解決能耗? 　　過去20年，功耗一直在上升，而不是下降。摩爾定律出什么錯(cuò)了？因?yàn)楣?！每個(gè)晶體管的單位功耗下降了，這毫無疑問。但是每個(gè)芯片的晶體管數(shù)量增長更快，因此導(dǎo)致芯片的總功耗增加。一年前，Intel發(fā)明了45nm的工藝－以Hf(鉿)為基礎(chǔ)的High-k(高k)材料作為絕緣層材料，代替了傳統(tǒng)的二氧化硅，大幅減少漏電量。但是沒有完全解決問題，因?yàn)樵陔娐分泄?/li>
關(guān)鍵字：功耗半導(dǎo)體能耗新能源 200806

異步DSP核心設(shè)計(jì):更低功耗,更高性能

目前，處理器性能的主要衡量指標(biāo)是時(shí)鐘頻率。絕大多數(shù)的集成電路 (IC) 設(shè)計(jì)都基于同步架構(gòu)，而同步架構(gòu)都采用全球一致的時(shí)鐘。這種架構(gòu)非常普及，許多人認(rèn)為它也是數(shù)字電路設(shè)計(jì)的唯一途徑。然而，有一種截然不同的設(shè)計(jì)技術(shù)即將走上前臺(tái)：異步設(shè)計(jì)。
這一新技術(shù)的主要推動(dòng)力來自硅技術(shù)的發(fā)展?fàn)顩r。隨著硅產(chǎn)品的結(jié)構(gòu)縮小到 90 納米以內(nèi)，降低功耗就已成為首要事務(wù)。異步設(shè)計(jì)具有功耗低、電路更可靠等優(yōu)點(diǎn)，被看作是滿足這一需要的途徑。

異步技術(shù)由于諸多原因曾經(jīng)備受冷落，其中最重要的是缺乏標(biāo)準(zhǔn)化的
關(guān)鍵字：功耗高性能設(shè)計(jì) 核心 DSP 異步

異步 DSP 核心設(shè)計(jì): 更低功耗，更高性能

這一新技術(shù)的主要推動(dòng)力來自硅技術(shù)的發(fā)展?fàn)顩r。隨著硅產(chǎn)品的結(jié)構(gòu)縮小到 90 納米以內(nèi)，降低功耗就已成為首要事務(wù)。異步設(shè)計(jì)具有功耗低、電路更可靠等優(yōu)點(diǎn)，被看作是滿足這一需要的途徑。
關(guān)鍵字：功耗高性能設(shè)計(jì) 核心 DSP 異步

RFID讀取器市場趨向是集成和創(chuàng)新

　　ABI Research的最新研究報(bào)告指出，RFID讀取器正在向高度集成化和創(chuàng)新性發(fā)展。　　讀取器電路中的低頻 (LF) 和高頻 (HF) RFID電路由于能夠與體積更小功耗更低的器件集成，正在成為市場的領(lǐng)先器件。類似的集成化趨向在超高頻 (UHF) RFID 讀取器電路也在進(jìn)展中，集成有第一代UHF讀取器電路的產(chǎn)品正在走向市場。　　ABI Research的主任分析師Pete Poorman說：“EPCglobal Gen 2 無源UHF RFID 標(biāo)準(zhǔn)實(shí)踐證明性能可靠，
關(guān)鍵字： RFID ABI 功耗集成化

ARM處理器的節(jié)能優(yōu)勢

　　許多嵌入式ARM處理器的系統(tǒng)都是基于電池供電的能量供應(yīng)方式，而處理器的功耗對(duì)于整個(gè)SoC芯片至關(guān)重要，因此ARM處理器的低功耗優(yōu)勢可以充分節(jié)省能量消耗。總之，當(dāng)前的典型功耗的電流圖并不依賴于標(biāo)準(zhǔn)過程、標(biāo)準(zhǔn)集或工作負(fù)載。　　　　EnergyBench提供若干工具，這些工具可容易低與經(jīng)濟(jì)實(shí)用的硬件結(jié)合使用，以便使用E EM B C開發(fā)的標(biāo)準(zhǔn)方法測量典型功耗。不過，除了處理器之外，具體芯片設(shè)計(jì)和集成到芯片內(nèi)部的外圍模塊也是影響芯片功耗的重要因素。雖然許多芯片供應(yīng)商都會(huì)在產(chǎn)品的datasheet中提供
關(guān)鍵字： ARM SoC 功耗 EnergyBench

利用電源管理IC應(yīng)對(duì)便攜式設(shè)計(jì)的功耗挑戰(zhàn)

盡管手機(jī)設(shè)計(jì)人員不斷地將語音、相機(jī)、GPS及其他功能集成在一個(gè)不超過半英寸厚的外殼中，便攜式媒體播放器設(shè)計(jì)者將微控制器、硬驅(qū)和音頻電路等整合在口袋大小的封裝中，但是便攜式設(shè)計(jì)集成多種功能的壓力仍然巨大。
關(guān)鍵字：設(shè)計(jì) 功耗挑戰(zhàn) 便攜式應(yīng)對(duì) 電源管理 IC 利用

聯(lián)想展示E6000電腦用Atom挑戰(zhàn)新極限

　　說道Atom處理器它可以算是英特爾有史以來最小的產(chǎn)品之一，當(dāng)然這種小不僅僅只是對(duì)它內(nèi)含有4700萬個(gè)晶體管以及25平方毫米的面積來詮釋。而Atom的功耗也足以令其對(duì)手汗顏，產(chǎn)品的熱設(shè)計(jì)功耗為0.6瓦到2.5瓦之間，但是處理器的頻率卻能達(dá)到1.8GHz，相比目前的主流酷睿2雙核處理器的熱設(shè)計(jì)功耗也要25至35瓦。　　根據(jù)英特爾對(duì)Atom處理器的定位，該產(chǎn)品將會(huì)應(yīng)用于智能手機(jī)、UMPC等超便攜移動(dòng)設(shè)備，這也說明了該產(chǎn)品的應(yīng)用范圍被限定在了那些對(duì)性能要求較低的層
關(guān)鍵字： Atom 功耗英特爾 Computex 聯(lián)想

處理器核改進(jìn) 引發(fā)能耗地震

　　根據(jù)摩爾定律，每18個(gè)月（起初是24個(gè)月）芯片上的晶體管密度就會(huì)翻番，但是前幾年功耗問題曾一度困擾Intel等公司的發(fā)展。為此，Intel對(duì)摩爾定律進(jìn)行了大膽的修正，指出摩爾定律是晶體管密度、性能和功耗的折中發(fā)展規(guī)律。為此，多核開創(chuàng)了一個(gè)嶄新的計(jì)算時(shí)代。圖1 原摩爾定律不再有助于功耗降低　　通常認(rèn)為，多核設(shè)計(jì)與優(yōu)化的處理器相互協(xié)同作用，才能帶來芯片能耗降低的地震（圖2）。多年來一直倡導(dǎo)在SoC中進(jìn)行多核設(shè)計(jì)，在可配置多核方面獨(dú)樹一幟的Tensilica，在多核低功耗方面取得了巨大的突破，產(chǎn)
關(guān)鍵字：摩爾定律芯片晶體管功耗處理器

SoC功耗設(shè)計(jì)的黃金模型

　　在SoC系統(tǒng)設(shè)計(jì)方面，現(xiàn)在還有一些人們幾乎未涉足的領(lǐng)域，而這些領(lǐng)域?qū)?duì)降低功耗產(chǎn)生最大的推動(dòng)作用。幸運(yùn)的是，人們現(xiàn)在已經(jīng)擁有大量針對(duì)這一領(lǐng)域的設(shè)計(jì)工具。在近日美國舊金山舉辦的Electronic Summit2008上，Mentor Graphics的ESL-HDL部門總經(jīng)理Glenn Perry介紹了系統(tǒng)級(jí)設(shè)計(jì)需要考慮的方方面面。　　系統(tǒng)架構(gòu)方面的改進(jìn)將帶來巨大的好處，不過在EDA世界，人們只有在設(shè)計(jì)的較晚階段才使用功耗仿真工具，如門級(jí)和物理實(shí)現(xiàn)級(jí)。那為何不在系統(tǒng)級(jí)進(jìn)行這些工作？原因主要包括：
關(guān)鍵字： SoC 功耗 EDA

如何處理好嵌入式DSP設(shè)計(jì)中的功耗優(yōu)化

對(duì)基于數(shù)字信號(hào)處理器(DSP)的系統(tǒng)而言，優(yōu)化功耗是一項(xiàng)重要但往往難以實(shí)現(xiàn)的設(shè)計(jì)目標(biāo)。現(xiàn)在，基于DSP的設(shè)備常常把以往各自獨(dú)立的多個(gè)應(yīng)用結(jié)合起來，每一個(gè)應(yīng)用都可能有多個(gè)工作模式。要得到這樣一個(gè)設(shè)備的功率分布是非常困難的一件事，更遑論整個(gè)復(fù)雜的系統(tǒng)。設(shè)計(jì)人員需要獲知盡可能多的最佳信息，以及能夠幫助他們優(yōu)化特定應(yīng)用之功耗的技術(shù)和工具。
關(guān)鍵字：功耗優(yōu)化設(shè)計(jì) DSP 處理嵌入式如何

怎樣建立實(shí)用的低功耗、高可靠性無線傳感器網(wǎng)絡(luò)

無庸置疑無線技術(shù)的革命已經(jīng)開始：CDMA與GSM用于遠(yuǎn)程語音和數(shù)據(jù)的傳輸，Wi-Fi用于無線局域網(wǎng)(WLAN)，藍(lán)牙用于消費(fèi)導(dǎo)向的個(gè)人局域網(wǎng)(PAN)，所有這些應(yīng)用都正在蓬勃發(fā)展。
關(guān)鍵字：無線傳感器網(wǎng)絡(luò) 可靠性功耗建立實(shí)用怎樣

系統(tǒng)設(shè)備低功耗設(shè)計(jì)的4個(gè)層次

　　系統(tǒng)級(jí)設(shè)備往往是能耗的最終反映。在考慮功耗降低時(shí)，往往需要從四個(gè)層次來考慮。在近日舊金山舉行的Electronic Summit2008上，Cadence公司低功耗市場行銷總監(jiān)Mohit Bhatnagar舉例了數(shù)據(jù)中心設(shè)備的低功耗考慮。　　第一是服務(wù)器中心，即綠色電網(wǎng)的問題，如果你采用相同的IC、工藝、軟件，你能讓設(shè)計(jì)出的數(shù)據(jù)中心的功耗更低嗎？數(shù)據(jù)分析表明，考察一個(gè)數(shù)據(jù)中心時(shí)，45％的功耗出現(xiàn)在服務(wù)器元件上，諸如存儲(chǔ)器或CPU；另外的45％則是用于冷卻它們。因此，其中90％的功耗是半導(dǎo)體集成電路
關(guān)鍵字：功耗 CPU SoC

功耗文化決定設(shè)計(jì)取向

　　功耗，人們?cè)诓煌恼Z境下討論這一問題：一方面，惜電如金，一方面更加廣泛地利用電能；一方面降低功耗，一方面冷卻用電設(shè)備……由此，降低功耗更是設(shè)計(jì)取向問題。　　電子行業(yè)的確有兩種功耗文化。在近日美國舊金山舉辦的eSummit2008上，Qimonda（奇夢達(dá)）公司的高級(jí)市場行銷總監(jiān)Tom Till認(rèn)為，應(yīng)用對(duì)功耗的要求存在著相互矛盾的地方，設(shè)計(jì)者就是在這樣的環(huán)境下來研究功耗－性能模型的。一種是盡量降低功耗和相應(yīng)的成本，當(dāng)然性能上也降低。另一種是電池供電的情形，即目前的&
關(guān)鍵字：功耗奇夢達(dá) DRAM

共452條 27/31 |‹ « 22 23 24 25 26 27 28 29 30 31 »

功耗介紹

定義　　功率的損耗，指設(shè)備、器件等輸入功率和輸出功率的差額。功率的損耗。電路中通常指元、器件上耗散的熱能。有時(shí)也指整機(jī)或設(shè)備所需的電源功率。　　功耗同樣是所有的電器設(shè)備都有的一個(gè)指標(biāo)，指的是在單位時(shí)間中所消耗的能源的數(shù)量，單位為W。不過復(fù)印機(jī)和電燈不同，是不會(huì)始終在工作的，在不工作時(shí)則處于待機(jī)狀態(tài)，同樣也會(huì)消耗一定的能量（除非切斷電源才會(huì)不消耗能量）。因此復(fù)印機(jī)的功耗一般會(huì)有兩個(gè)，一個(gè)是 [ 查看詳細(xì) ]