假若所有邊界掃描依從器件都連接在一個掃描鏈路，則鏈路中總邊界掃描單元數(shù)是4929。最高測試時鐘(TCK)頻率是10MHz。鏈路中的最慢器件，決定最高TCK頻率。若掃描鏈路不是很好設計，則最高TCK會比較低的。

　　根據(jù)這些數(shù)值，經(jīng)過邊界掃描鏈路的移位時間大約為493?S，這忽略任何軟件或硬件開銷。以這樣長的移位時間，在邊界掃描I/O引腳處的最大采樣或更新率大約為2KHz。改善I/O引腳處吞吐量的唯一辦法是在旁路模式中連接一些器件來縮短邊界掃描鏈路。

　　UUT中的閃速器件，在邊界掃描鏈路中編程一個字需要6個移位周期。UUT32MB閃存器件，編程為16位字需要2,048,000編程周期。

　　假設在一個獨立的掃描鏈路中，只有DSP和CPU需要處于測試模式、其他4個器件是在旁路模式，每個移位周期傳輸?shù)奈粩?shù)是10726(302+769)，而最高TCK頻率是20MHz。每個向量的移位時間應是53.6?S，總移位時間658.64s:

　　tsniftT=53.6?S×6×2048000=658.64S

　　傳輸?shù)臄?shù)據(jù)總量應是13Gb：

　　DATAtransmit=1072bit×6×2048000=13，172，736，000b

　　此數(shù)據(jù)量將對閃速編程應用的的執(zhí)行時間開銷產(chǎn)生很大的影響。

　　PCI和PXI具有127MB/S或接近1Gb/s帶寬。實際上，有時傳輸32b需要一個PCI周期以上的時間，所以，有效的吞吐量應該小于1Gb/s。雖然如此，數(shù)據(jù)傳輸開銷應該僅僅是所需移位時間的2%左右：

　　tPCItransmit=12Gb/1Gb/s=13s

　　overheadPCI=13×100%/658.64=2%

　　PCI Express和PXI Express具有2.5Gb/s帶寬(X1鏈路時)。實際上，邊界掃描向量的有效傳輸帶寬應大于2Gb/s。這意味著與PCI/PXI相比帶寬改善100%，使移位時間開銷僅為1%左右。

　　對于較快的TCK，此開銷變得顯著。例如，對于100MHz的TCK，在主總線上的數(shù)據(jù)傳輸對應PCI/PXI和PCI Express/PXI Express應分別為10%和5%。

　　在主總線上，一個字節(jié)往往傳輸一個TCK周期。從測試儀軟件到UUT傳輸一個TCK周期所需的實際數(shù)據(jù)量取決于邊界掃描控制器的實現(xiàn)。這意味著32b PCI周期不能傳輸32個TCK，僅為4個TCK，這使吞吐量顯著地降低到130Mb/s。

　　對于具有20MHz UUT TCK的PCI，使數(shù)據(jù)傳輸開銷大約為16%。對于X1 PXI Express鏈路，在類似的方法中，其開銷大約為8%。

　　另外，考慮PCI對于一個讀周期需要2~10個時鐘傳輸一個寫周期，在PCI基測試系統(tǒng)中，數(shù)據(jù)傳輸開銷在UUT大約為移位時間的4%~20%。此影響僅適合于PCI信令，不適合PCI Express。