第一種情況：最高位為“1”時,說明高128字節(jié)(80H～FFH)作為一般RAM來使用，此時把R0、R1中的地址賦給RAM地址,同時置RAM使能控制ram_write_en為“1”，實現(xiàn)對某一高位地址的寫操作。還以85H為例,執(zhí)行指令“MOV R0, #85H”, R0中內(nèi)容變?yōu)?5H,然后執(zhí)行“MOV @RO,#33H”,此時R0用作間接寄存器,進行間接尋址,且寄存器中的字節(jié)最高位為“1”,對RAM區(qū)操作的地址就是間接寄存器中寄存的地址85H,從而實現(xiàn)對85H的數(shù)據(jù)存儲。

　　第二種情況：最高位為“0”時,說明只是對低128字節(jié)進行間接尋址操作,執(zhí)行過程如一般8051。

　　2 64 KB內(nèi)部RAM的擴展設計

　　通過對一個特殊移存器(選取84H，記為SRAM0)的軟件配置，在高128字節(jié)內(nèi)部RAM擴展設計的基礎上,可以實現(xiàn)內(nèi)部64 KB RAM的擴展。在對高128字節(jié)內(nèi)部RAM的擴展設計中，通過對s_address_ram最高位進行判斷,確定地址信號s_address1,進而作為內(nèi)部RAM地址ram_address_out輸出。以這個方法為基礎，將ram_address_out改為16位長，SRAM0中內(nèi)容與s_address1的值并置作為ram_address_out輸出，即ram_address_out<= SRAM0&s_address1，可以實現(xiàn)對內(nèi)部RAM 64 KB的擴展。此時對數(shù)據(jù)進行存取時，每次對84H賦值后，CPU對數(shù)據(jù)進行存取，對64 KB內(nèi)部RAM的尋址，就相當于以SRAM0為頁地址指針，以256字節(jié)為頁深度進行頁面尋址操作。相比較于以XRAM作為數(shù)據(jù)存儲區(qū)，本設計有兩個優(yōu)勢： 其一，除SRAM0中為全0的情況，其余地址空間均可直接尋址，而XRAM地址空間只能間接尋址，在進行大量數(shù)據(jù)反復存儲調(diào)用時，可以縮短代碼長度，有效提高執(zhí)行速度；其二，由于內(nèi)部數(shù)據(jù)傳輸指令MOV大多為單指令周期指令，而外部數(shù)據(jù)傳輸指令MOVX全部是雙指令周期指令，所以在進行大量數(shù)據(jù)存取時，執(zhí)行速度會有較大提高。

　　3 軟硬件仿真測試

　　采用由Model技術公司開發(fā)的ModelSim SE 6.0進行功能仿真,利用Keil公司的Keil uVision2編寫51匯編測試程序,編譯產(chǎn)生可執(zhí)行文件載入ROM進行功能測試,最終的仿真結果與Keil uVision2中編譯執(zhí)行結果相對照,驗證設計功能的正確性。對設計的測試采取黑盒測試法,測試程序是已有的一些比較復雜的算法,如DES、AES。以DES為例,明密文存取、密鑰生成、中間值暫存和結果都放在高128字節(jié)來處理,僅用到低128字節(jié)區(qū)的可位尋址區(qū),密文地址空間為90H～97H ,明文地址空間為98H～9FH, 明文數(shù)據(jù)為38H、33H、32H、37H、31H、34H、32H、33H，密鑰地址空間為80H～87H,密鑰數(shù)據(jù)為00H、31H、31H、33H、34H、35H、36H、07H，最后將80H～87H和90H～97H地址空間中的數(shù)據(jù)結果送入地址空間48H～5FH中，如圖2所示。

圖2 Keil運行結果

　　將二進制.dua可執(zhí)行文件載入ROM,使用ModelSim對其進行功能仿真,結果如圖3所示。

圖3 ModelSim仿真結果

　　兩方結果對照:128～135這8個高位寄存數(shù)為:00H、00H、7EH、E1H、CCH、F0H、00H、8EH，144～159這16個高位寄存數(shù)為:26H、33H、21H、3DH、31H、0FH、1DH、4DH、00H、88H、1EH、5FH、E6H、E7H、21H、F1H，圖中的160～163位, 是用于暫存32位圈子密鑰的,這里不作詳細介紹,通過對照可知結果正確。硬件實現(xiàn)采用Altera公司的CycloneII系列的EP2C35F672C6器件作為設計載體，在QuartusII 5.0下對系統(tǒng)進行編譯綜合下載,使用RS232串口,在每次復位時,對RAM的明文和初始密鑰進行重新配置,利用串口輸出驗證結果。實驗結果均正確。

　　結語

　　針對8051現(xiàn)有的RAM內(nèi)部數(shù)據(jù)緩存不能滿足實際應用要求的現(xiàn)況，本文給出了一種新的對內(nèi)部RAM高128字節(jié)的擴展實現(xiàn)方案，并以此為基礎，對內(nèi)部RAM進行了64 KB的擴展設計；通過了相應的軟、硬件仿真測試,驗證了設計的正確性。

　　參考文獻

　　[1] http://oregano.at/ip/ip12.htm.

　　[2] 吳炳勝，王桂梅,等.80C51單片機原理與應用[M]. 北京： 冶金工業(yè)出版社，2001.

　　[3] 盧毅，賴杰.VHDL與數(shù)字電路設計[M]. 北京：科學出版社.2001:99139.