1 DDS的工作原理

　　DDS的結構原理圖如圖1所示，DDS以數(shù)控振蕩器的方式，產生頻率、相位和幅度可控的正弦波[3]。電路包括了相位累加器、相位調制器、正弦ROM查找表、基準時鐘源、D/A轉換器等組成。其中前三者是DDS結構中的數(shù)字部分，具有數(shù)控頻率合成的功能。

　　DDS系統(tǒng)的核心是相位累加器，完成相位累加過程。在基準時鐘的控制下，頻率控制字由累加器累加，以得到相應的相位數(shù)據(jù)，相位調制器接收相位累加器的相位輸出，主要用于信號的相位調制，其輸出的數(shù)據(jù)作為取樣地址來尋址正弦ROM查 找表，完成相位-幅度變換，輸出不同的幅度編碼；再經過D/A轉換器得到相應的階梯波；最后經低通濾波器對階梯進行平滑處理，即可得到由頻率控制字決定的連續(xù)變換輸出的正弦波。 

　　2 基于DSP Builder和DDS設計

　　2.1 DSP Builder簡介

　　DSP Builder是美國Altera公司推出的一個面向DSP開發(fā)的系統(tǒng)級工具，他作為Matlab的一個Simulink工具箱，使得用FPGA設計DSP系統(tǒng)完全通過Simulink的圖形化界面進行建模、系統(tǒng)級仿真，設計模型可直接向VHDL硬件描述語言轉換，并自動調用QuartusⅡ等EDA設計軟件，完成綜合、網表生成以及器件適配乃至FPGA的配置下載，使得系統(tǒng)描述與硬件實現(xiàn)有機的融合為一體，充分體現(xiàn)了現(xiàn)代電子技術自動化開發(fā)的特點與優(yōu)勢。

　　2.2 DSP Builder設計原理及參數(shù)設置

　　基于DSP Builder的DDS系統(tǒng)如圖2和圖3所示，DDS子系統(tǒng)Subsystem有3個輸入，分別為Freqword（32位頻率控制字）、Phaseword（32位相位控制字）、Amp（10位幅度控制字）；一個輸出，即10位DDSOut輸出。2個Parallel Adder Subtractor分別為相位累加器和相位調制器，LUT為正弦ROM查找表。設置Simulink的仿真停止時間stop time為5，仿真步進Fixed Step Size為le-3。圖（4）對應頻率、相位和幅度控制字分別為4000000，0和10（參數(shù)1）時DDS系統(tǒng)的輸出波形，圖5對應頻率、相位和幅度控制字分別為9000000，500000000和15（參數(shù)2）時DDS系統(tǒng)的輸出波形。

　　3 基于FPGA的DDS設計 

　　3.1 DDS的FPGA實現(xiàn)

　　Matlab/Simulink對已經設計好的DDS系統(tǒng)進行編譯，通過調用DSP Builder的SignalCompiler工具可直接生成QuartusⅡ 工程文件，再調用QuartusⅡ完成綜合，網表生成和適配，直至完成FPGA的配置下載過程。

　　本設計方案采用的FPGA芯片是Altera公司的Cyclone系列芯片EP1C6Q240C8，，其容量6000個邏輯宏單元，等效于標準15萬邏輯門電路，速度為-8，完成可通過單片芯片電路實現(xiàn)DDS，相位累加和相位調制器均為32位，正弦ROM查找表存儲1024