国产肉体XXXX裸体137大胆,国产成人久久精品流白浆,国产乱子伦视频在线观看,无码中文字幕免费一区二区三区 国产成人手机在线-午夜国产精品无套-swag国产精品-国产毛片久久国产

新聞中心

EEPW首頁 > 手機與無線通信 > 設計應用 > 具有雙測試接入模式的10:1總線LVDS串行化器和解串器芯片(2.10)

具有雙測試接入模式的10:1總線LVDS串行化器和解串器芯片(2.10)

作者: 時間:2001-02-09 來源:電子產品世界 收藏

  美國國家半導體公司宣布推出具有雙測試接入模式的10:1低電壓差分信號傳輸(LVDS)串行化器和解串器芯片,這兩款型號分別為SCAN921023和SCAN921224的芯片能夠在設備端進行符合IEEE 1149.1標準的數字晶體管邏輯(TTL)邊界掃描測試接入(JTAG),同時,高速內置自檢(BIST)則能夠校驗在低電壓差分信號傳輸(LVDS)通道的高速系統(tǒng)頻率下互連的正確性。

本文引用地址:http://m.ptau.cn/article/2912.htm

  當SCAN921023和SCAN921224芯片在執(zhí)行快速內置自檢指令時,芯片會自動實現同步并進行偽隨機位序列(PRBS)位錯誤率測試(BERT)。串行化器生成偽隨機模型后,解串器將檢測位流并將其與期望模型比較。“測試完成”和“通過/失敗”標志將給出位誤結果,位誤率一般低于千萬分之一。由于SCAN921023/1224具有高速連接特性,內置自檢指令也可以用于故障檢測(如,電容量檢測),否則就必須單獨使用標準的1149.1 EXTEST方法。

http://www.national.com/appinfo/lvds/index



評論


相關推薦

技術專區(qū)

關閉