0 引言

　　在光伏并網系統(tǒng)的逆變器電路中，對電網電壓的鎖相是一項關鍵技術。由于電力系統(tǒng)在工作時會產生較大的電磁干擾，因此，其簡單的鎖相方法很容易受到干擾而失鎖，從而導致系統(tǒng)無法正常運行。在這種情況下，設計采用對電網電壓進行過零檢測后再將信號送人CPLD，然后由CPLD實現對電網電壓進行數字鎖相的方法，可以有效地防止相位因干擾而發(fā)生抖動或者失鎖的現象，保證系統(tǒng)的正常運行。另外，本系統(tǒng)還使用CPLD對DSP產生的PWM波控制信號和系統(tǒng)運行時的各項參數進行監(jiān)控，一旦發(fā)現異常，立即使系統(tǒng)停機，并通知DSP發(fā)生異常，從而實現了對系統(tǒng)的硬件保護。

　　1 系統(tǒng)整體結構組成

　　本文所介紹的設計方法是5 kW光伏并網發(fā)電系統(tǒng)中逆變器的一部分，該光伏并網逆變器可實現額定功率為5 kW的太陽能電池陣列的最大功率跟蹤與并網輸出。其逆變器的系統(tǒng)結構圖如圖1所示。

　　本控制系統(tǒng)由TI DSP2812作為主控芯片，Xilinx CPLD XC9572XL用作數字鎖相與保護電路，XC9572XL為3.3 V內核電壓的CPLD，它由4個54V18功能模塊組成，可提供1600個5 ns延遲可用門。

　　2 數字鎖相電路的設計與實現

　　數字鎖相電路的系統(tǒng)結構圖如圖2所示。該電路由數字鑒相器、數字濾波器和數控振蕩器組成。

　　如果把圖2所示的數字鎖相電路中的數字濾波器看成一個分頻器，則其分頻比為Mfc/K，此時的輸出頻率為：

　　f'=K'△φMfc/K

　　其中，△φ為輸入信號V1與輸出信號V2的相位差;fc為環(huán)路的中心頻率。那么，該數控振蕩器的輸出頻率為：

　　f2=f1+K'△φMfc(kN)

　　由于鎖定的極限范圍為K'△φ=±1，所以，可得到環(huán)路的捕捉帶：

　　△fmax=f2max-f1=Mfc(kN)

　　這樣，當環(huán)路鎖定時，f2=f1其系統(tǒng)穩(wěn)態(tài)相位誤差為：

　　△φ(∞)=NK(f2-f1)/(k'Mfc)

　　可見，只要合理選擇K值，就能使輸出信號V2的相位較好地跟蹤輸入V1的相位，從而達到鎖定之目的。如果K值選的太大，環(huán)路捕捉帶就會變小，這將導致捕捉時間增大;而如果K直太小，則可能會出現頻繁進位，借位脈沖。從而使相位出現抖動。

　　根據圖2給出的數字鎖相環(huán)的原理框圖，可用VHDL語言分別對該系統(tǒng)進行設計。其中數字濾波器由K模計數器組成，數控振蕩器包括脈沖加，減控制電路和N分頻器等。

　　2.1 數字鑒相器

　　數字鑒相器通?？蛇x用邊沿控制型鑒相器、異或門鑒相器、同或門鑒相器或JK觸發(fā)器組成的鑒相器等。本數字鑒相器是一個相位比較裝置，主要通過比較輸入信號V1(相位&phi;1)與輸出信號V2(相位&phi;2)的相位來產生一個誤差信號Vd，其相位差為△&phi;=&phi;1-&phi;2。當△&phi;=&phi;e(輸入信號脈寬的一半)時，其鑒相器輸出為方波，屬于相位鎖定階段。在這種情況下，只要可逆計數器的K值足夠大，其輸出端就不會產生進位脈沖或借位脈沖。在環(huán)路未鎖定時，若△&phi;<&phi;e，其輸出脈沖的占空比小于50%;而當△&phi;>&phi;e，其占空比大于50%，該輸出電壓Vd將加到K模可逆計數器的UPDN輸入端。