由于IC制程和設(shè)計(jì)技術(shù)的進(jìn)步以及對(duì)于晶片功能和效能的需求，使得目前IC的功能性、效能和速度大幅提升。由于系統(tǒng)的周邊功能越來(lái)越多樣化，因此元件也變得越來(lái)越復(fù)雜。同樣的趨勢(shì)也發(fā)生在處理類比和數(shù)位訊號(hào)的混合訊號(hào)元件。

為了像系統(tǒng)一樣地測(cè)試混合訊號(hào)元件，元件的類比和數(shù)位輸入和輸出訊號(hào)必須具有彈性同步化的功能。此外也需要非同步訊號(hào)來(lái)模擬實(shí)際元件的操作。測(cè)試機(jī)本身必須能夠產(chǎn)生和測(cè)量高解析度的訊號(hào)[1][2]并進(jìn)行快速可靠的測(cè)試。針對(duì)復(fù)雜訊號(hào)的產(chǎn)生和量測(cè)，即時(shí)測(cè)試訊號(hào)的序列控制可以有效地縮短測(cè)試時(shí)間。

在本文中，藉由具有同步時(shí)脈的復(fù)雜序列控制的分割直方圖法(divided section linaer histogram method)，可以達(dá)到比傳統(tǒng)類比量測(cè)更快速且正確的的高解析度ADC(Analog to Digital Convertor, 類比數(shù)位轉(zhuǎn)換器)測(cè)試。此外，藉由即時(shí)序列控制的分散數(shù)位訊號(hào)處理(DSP)測(cè)試架構(gòu)可以達(dá)到快速測(cè)試來(lái)解決復(fù)雜混合訊號(hào)測(cè)試的問(wèn)題。本文以具有特定閃爍的ISDN 2B1Q訊號(hào)和行動(dòng)通訊的PI/4-Shift-DQPSK基頻元件的向量誤差量測(cè)為例來(lái)驗(yàn)證即時(shí)DSP架構(gòu)的復(fù)雜測(cè)試功能。

混合訊號(hào)元件模型

為了解決混合訊號(hào)元件測(cè)試的要求和問(wèn)題，我們定義了混合訊號(hào)元件測(cè)試所需要的同步和非同步控制的通用模型。圖1是混合訊號(hào)元件測(cè)試的通用模型?！?/P>

圖1：混合訊號(hào)元件的通用模型

這個(gè)通用模型假設(shè)混合訊號(hào)測(cè)試機(jī)具備產(chǎn)生元件測(cè)試所需要的各種頻率和時(shí)脈關(guān)系的能力以及同步不同訊號(hào)序列的能力。由于這些訊號(hào)會(huì)在元件中進(jìn)行處理元件而輸入或輸出會(huì)以相同或不同的方式，因此測(cè)試機(jī)必須具備彈性來(lái)控制這些訊號(hào)以符合元件的操作特性并有效地控制測(cè)試設(shè)備進(jìn)行快速測(cè)試的能力。

測(cè)試機(jī)架構(gòu)

在本文中我們開(kāi)發(fā)出符合上節(jié)所提到具備同步和非同步控制的混合訊號(hào)測(cè)試機(jī)。

圖2測(cè)試機(jī)的時(shí)脈區(qū)塊圖和即時(shí)波形控制。測(cè)試機(jī)的主要硬體元件分成：

供應(yīng)時(shí)脈每個(gè)次系統(tǒng)的主時(shí)脈次系統(tǒng)(master clock subsystem)；產(chǎn)生和擷取數(shù)位訊號(hào)的兩個(gè)數(shù)位次系統(tǒng)；藉由任意波形產(chǎn)生器(Arbitrary Waveform Generator, AWG)產(chǎn)生類比訊號(hào)的波形產(chǎn)生器次系統(tǒng)；擷取類比訊號(hào)的波形數(shù)位化次系統(tǒng)(waveform digitizer substysterm)。用來(lái)直接與DUT(Device Under Test)介面進(jìn)行從屬序列控制(slave squencer control)的ADC次系統(tǒng)(未圖示于圖中)。由測(cè)試機(jī)控制器(CPU)下載的測(cè)試程式的程序會(huì)執(zhí)行在每個(gè)次系統(tǒng)的控制和資料記憶體。訊號(hào)可以在不干擾測(cè)試機(jī)控制器的情形下藉由浮動(dòng)接地(floating ground)的光學(xué)介面產(chǎn)生和測(cè)量訊號(hào)而次系統(tǒng)間的訊號(hào)則由平衡線(balanced lines)傳輸以避免雜訊的影響。此外，在即時(shí)序列控制時(shí)每個(gè)測(cè)試設(shè)備具有一個(gè)高效能32位元浮點(diǎn)運(yùn)算的DSP單元并與資料傳輸路徑連接。具彈性的程式讓DSP可以符合復(fù)雜的通訊元件測(cè)試所需要的復(fù)雜測(cè)試訊號(hào)和資料流。　

圖2：先進(jìn)測(cè)試系統(tǒng)架構(gòu)

測(cè)試系統(tǒng)控制

　　每個(gè)次系統(tǒng)是以兩個(gè)主時(shí)脈的時(shí)脈控制方式來(lái)進(jìn)行操作，主時(shí)脈可以鎖定元件的時(shí)脈輸出因此可以進(jìn)行個(gè)別的頻率設(shè)定。這種雙主時(shí)脈架構(gòu)在次系統(tǒng)間提供同步和非同步的時(shí)脈控制。在產(chǎn)生和測(cè)量不同訊號(hào)之前，會(huì)先由測(cè)試機(jī)的控制器中下載程序。并由每個(gè)硬體模組序列控制器控制執(zhí)行的序列，序列控制器根據(jù)時(shí)脈產(chǎn)生器的時(shí)脈來(lái)控制混合訊號(hào)?；旌嫌嵦?hào)間的控制是以階層式的主/從序列架構(gòu)來(lái)進(jìn)行。測(cè)試機(jī)與元件數(shù)位控制電路介面的數(shù)位次系統(tǒng)的序列作為主序列而與其他硬體模組的序列作為從屬序列。

　　測(cè)試機(jī)對(duì)應(yīng)實(shí)際測(cè)試項(xiàng)目的五種測(cè)試狀態(tài)如圖3：READY、STATIC、PAUSE、ARMING和RUNNING，狀態(tài)之間的改變由測(cè)試機(jī)的控制器控制。在測(cè)試程式的開(kāi)發(fā)方面可以使用整合性的工具軟體來(lái)簡(jiǎn)化開(kāi)發(fā)流程。

　　RUNNING狀態(tài)主要是產(chǎn)生和測(cè)量混合訊號(hào)，PAUSE狀態(tài)讓測(cè)試機(jī)的控制器可以在維持DUT操作的條件下，也就是不需要中斷混合訊號(hào)的產(chǎn)生更改硬體模組設(shè)定。這項(xiàng)功能對(duì)于除錯(cuò)時(shí)的操作很有幫助。圖4是混合訊號(hào)的波形?！?/P>

　　因此，相對(duì)于傳統(tǒng)測(cè)試數(shù)位元件所面臨的問(wèn)題，這種測(cè)試機(jī)提供接近工作環(huán)境所需的精確非同步訊號(hào)輸入和輸出以及測(cè)試的簡(jiǎn)便性。硬體模組可以輕易地產(chǎn)生和測(cè)量不同訊號(hào)，每個(gè)硬體模組針對(duì)I/O埠都可以提供同步和非同步時(shí)脈關(guān)系的序列功能。這些功能也可以延伸到多DUT的測(cè)試以改善測(cè)試速度，因此可以平行測(cè)試相同或不同的DUT或是平行進(jìn)行DUT 不同功能的測(cè)試。

高解析度 ADC 測(cè)試

　　通常高解析度ADC的小線性誤差必須使用昂貴的測(cè)試設(shè)備以低測(cè)試速度來(lái)進(jìn)行量測(cè)。由于DUT的低反應(yīng)速度和大量的測(cè)試序列碼使得測(cè)試時(shí)間非常長(zhǎng)。因此這些元件的測(cè)試成本非常高。如果使用稱為分割直方圖法(divided section linear historgram mehthod)[5]的線性直方圖法，可以得到高準(zhǔn)確度的高解析度ADC測(cè)試結(jié)果。使用線性直方圖法的系統(tǒng)架構(gòu)可以比傳統(tǒng)使用微處理器控制的DVM(Digital Volt Meter)的類比量測(cè)減少約十倍的測(cè)試時(shí)間。分割直方圖法將整個(gè)測(cè)試ADC的范圍分割成不同的部分，然后施加具有DC偏移值(DC offset)的上升波形(ramp waveform)給每個(gè)部分。這個(gè)方法可以降低測(cè)試設(shè)備的線性需求。

　　分割直方圖法中會(huì)施加16位元的50KHz ADC訊號(hào)。圖5是這個(gè)測(cè)試架構(gòu)的簡(jiǎn)單區(qū)塊圖。

　　在這個(gè)方法中，分割部分的數(shù)目會(huì)決定測(cè)試的準(zhǔn)確性，因此是很重要的參數(shù)。分割部分的數(shù)目也必須符合線性的要求，分割部分的數(shù)目可以用下式來(lái)表示：

n≥2(a-s)хEs/Er 公式(1)

n：分割部分的數(shù)目
s：測(cè)試設(shè)備的位元數(shù)目
a：測(cè)試ADC的位元數(shù)目
Es：在LSB測(cè)試設(shè)備的線性誤差
Er：在LSB ADC測(cè)試的測(cè)試準(zhǔn)確性　

　　但是，分割部分的數(shù)目除了由上式(1)所決定之外還必須考慮測(cè)試的解析度。根據(jù)直方圖法，測(cè)試解析度是由輸入訊號(hào)的slewrate和測(cè)試ADC的轉(zhuǎn)換時(shí)脈頻率所決定。通常由AWG或測(cè)試設(shè)備所產(chǎn)生的輸出訊號(hào)并不是一個(gè)理想的上升波形而是呈現(xiàn)階梯狀的波形。因此測(cè)試設(shè)備上升波形的slewrate可以用(2)表示如下：

Ss=DsxfsxFs/2S 公式(2)

Ss：測(cè)試設(shè)備上升波形的slewrate(V/sec)
Ds：在LSB上升波形每個(gè)步驟的差值
fs：測(cè)試設(shè)備的轉(zhuǎn)換時(shí)脈頻率(Hz)
Fs：測(cè)試設(shè)備的測(cè)試范圍(V)

　　另一方面，符合測(cè)試解析度的slewrate要求可以表示如(3)：

Sr=RrxftxFa/2a 公式(3)

Sr：ADC輸入訊號(hào)所需的slewrate(V/sec)
Rr：在LSB所需的測(cè)試解析度
fs：ADC的轉(zhuǎn)換時(shí)脈頻率(Hz)
Fs：ADC的全部范圍(V)

上升波形的slewrate必須低于所需的slewrate和分割部分的數(shù)目，n為Fa/Fs。由(2)和(3)以及(1)和(4)可以決定分割部分的數(shù)目。

n≥2(a-s)хDsxfs/Rrxft 公式(4)

　 　上述中最重要的部分為上升波形和上升波形之間的暫態(tài)電流。因此主AWG、offset AWG和資料擷取必須改變序列。測(cè)試系統(tǒng)的主序列器可以很精確地處理這些工作。圖6是暫態(tài)部分的詳細(xì)波形。

　 　在上升波形結(jié)束，主AWG傳送條件訊號(hào)給主序列器之后，主序列器停止擷取資料并傳送控制訊號(hào)給offset AWG和主AWG。這個(gè)訊號(hào)強(qiáng)迫offset AWG提供下一個(gè)偏移值，而主AWO輸出’0’。在AWG使用計(jì)時(shí)器達(dá)到穩(wěn)定之后，主序列器傳送控制訊號(hào)給主AWG重新開(kāi)始上升并重復(fù)擷取資料量測(cè)。圖7是16 位元50KHz ADC實(shí)際的線性測(cè)試結(jié)果，測(cè)試準(zhǔn)確性約為19位元而解析度為20位元(16位元的0.05 LSB)。

　　表1是實(shí)際經(jīng)過(guò)測(cè)試實(shí)驗(yàn)之后所得到ADC測(cè)試方法的比較表。分割直方圖法不需要專屬的測(cè)試硬體便能達(dá)到高解析度、高速以及準(zhǔn)確性的ADC測(cè)試.

即時(shí)DSP應(yīng)用

　　其他復(fù)雜的混合訊號(hào)應(yīng)用例還包括如使用即時(shí)DSP架構(gòu)的通訊元件測(cè)試。每個(gè)測(cè)試設(shè)備的分散DSP單元可以產(chǎn)生和分析復(fù)雜的訊號(hào)進(jìn)行資料處理和計(jì)算，而量測(cè)訊號(hào)則作為測(cè)試設(shè)備和DUT的介面。圖8是jitter generation的范例。施加ISDN 2B1Q訊號(hào)，the可變系數(shù)的有限脈沖濾波器(coefficient-variable FIR Finite Impulse Response filter)設(shè)計(jì)成具有0.0008 UI (Unit Interval)解析度的七階訊號(hào)并在AWG產(chǎn)生即時(shí)訊號(hào)的期間進(jìn)行操作。

　　另一個(gè)有趣的即時(shí)DSP應(yīng)用例為數(shù)位個(gè)人手機(jī)(Personal Handy Phone，PHP) 基頻元件的PI/4-Shift-DQPSK向量誤差測(cè)試。由DUT輸出的I-訊號(hào)和Q-訊號(hào)使用兩個(gè)768KHz取樣速率的數(shù)位波形進(jìn)行測(cè)試，這個(gè)速率為PHP symbol rate的四倍。I-訊號(hào)和Q-訊號(hào)的數(shù)位資料內(nèi)差到512倍并在分散即時(shí)DSP單元的Root Nyquist濾波器進(jìn)行處理。圖9是DSP 所形成得單元環(huán)的叢集圖。

圖8：Eye Pattern with Jitter (0.3 U I)

向量誤差定義為叢集的暗區(qū)點(diǎn)：

　　基頻元件測(cè)試的DUT系統(tǒng)時(shí)脈和數(shù)位化strobe時(shí)脈之間的同步準(zhǔn)確性必須小于1%的向量誤差。圖10是量測(cè)誤差和strobe時(shí)脈偏移的關(guān)系。藉由多速率濾波器，即時(shí)DSP可以達(dá)到0.2 sec以內(nèi)的向量誤差測(cè)試和最佳化的計(jì)算點(diǎn)，測(cè)試速率會(huì)優(yōu)于專用機(jī)。

結(jié)論

　　混合訊號(hào)元件測(cè)試包括產(chǎn)生和測(cè)量各種不同可變頻率的訊號(hào)。這些訊號(hào)需要復(fù)雜的序列控制以符合DUT的測(cè)試條件。本文證實(shí)雙主時(shí)脈和主/從多序列的方式可以在實(shí)際操作環(huán)境下提供即時(shí)控制l的混合訊號(hào)復(fù)雜且快速的的測(cè)試。16 位元ADC的整體線性測(cè)試具有20位元的解析度，所使用的分割直方圖法比傳統(tǒng)的類比量測(cè)的測(cè)試速率快十倍。

　　因此，分散即時(shí)DSP的特性證實(shí)可以產(chǎn)生和分析復(fù)雜的混合訊號(hào)和2B1Q ISDN訊號(hào)和PI/4-Shift-DQPSI基頻元件向量誤差測(cè)試的操作測(cè)試。這種測(cè)試機(jī)架構(gòu)可以適用在各種通用的測(cè)試機(jī)。