摘要：在某綜合控制計算機系統(tǒng)中為了實現對多路AD信號實時高精度采集，采用了以B為核心，與AD7656芯片相組合的高精度、實時A/D數據采集砹計實現方案。重點分析硬件接口電路的設計、PCB設計中應注意的問題和軟件設計實現流程。通過系統(tǒng)聯試等多方驗證，該設計方案實時性強，精度高，滿足某綜合控制計算機系統(tǒng)的性能指標要求。

關鍵詞：TMS320C6713B;AD7656;接口電路

0 引言

為實現對某綜合控制計算機對整個綜合控制系統(tǒng)工作狀態(tài)的實時狀態(tài)監(jiān)控以及故障檢測，在設計中考慮到綜合控制系統(tǒng)對監(jiān)測信號精度和實時性要求較高，模擬量采集模塊設計中采用了AD7656作為模/數轉換芯片，該芯片支持6路通道，可同步進行模數轉換，A/D轉換輸出可達到16位。數據處理和控制采用TI公司的TMS320C6000系列的高速32位浮點DSP芯片TMS320C6713B，該芯片通過EMIF總線接口實現對AD7656訪問。

1 芯片介紹

1.1 TMS320C6713B主要特點

TMS320C6713是美國德州儀器公司(TI)推出的一款浮點32位DSP芯片，基于高性能、先進的VelociTI超長指令字體系結構，該芯片的內部結構包括如下特點：

(1)處理速度快，工作主頻最高可達到200MHz，峰值運算能力為1800MIPS/1350MFLOPS450MMACS;

(2)具有8個功能單元的高級VLIW體系結構CPU，集成2個乘法器和6個ALU，指令打包減少代碼數量;

(3)集成了32×32比特的乘法器，其結果可為32bit;

(4)片內存儲器采用兩級高速緩存結構，包括4KB的第一級高速程序緩存器(L1P)、4KB第一級高速數據緩存(L1D)，第二級共256KB內存儲容量(64KB的L2統(tǒng)一緩存/映射RAM，192KB的附加L2RAM);

(5)32位外部存儲器接口(EMIF總線接口)，無縫接口到SRAM、EPROM、FLASH、SBSRAM和SDRAM。

1.2 AD7656模數轉換器

1.2.1 AD7656特點

AD7656是美國模擬器件公司(ADI)公司推出的一款采用iCMOS工藝制造的高集成度、6通道16位SAR型ADC，該器件具有4LSB(INL)，每通道達250kSPS的采樣速率，內置一個2.5V內部基準電壓源和基準緩沖器。該芯片功耗僅為160mW。AD7656特點如下：1)供電電源電壓：5V，±15V;2)可通過配置選擇模擬量輸入電壓范圍-10V～10V或-5V～5V;3)片內集成2.5V基準電壓源和基準緩沖器;4)通道可同步采樣，采樣速率可達250kSPS;5)支持并行和高速串行接口訪問。

1.2.2 AD7656的原理及結構

AD7656的內部結構見圖1所示，AD7656內置時鐘電路，外部模擬量信號從VI引腳輸入，經過一個高帶寬的線性跟隨器(T/H)單元進行采樣，保證滿量程的輸入正弦波時轉換精度達到16位。AD7656處理的最高頻率為8MHz;經過AD7656中心單元16位SAR轉換，將模擬信號轉換為數字信號，通過控制邏輯單元，將數字信號輸出驅動。

AD7656的模擬信號輸入采取了單端輸入方式，輸入信號的電平范圍為兩種±10V和±5V，可通過兩種方式選擇輸入信號電平范圍，硬件上通過RANGE管腳設置，軟件上通過配置控制寄存器的RNGX位來選擇。

AD7656的轉換后輸出的數據格式見圖2所示，分辨率與輸入信號的范圍設置有關，具體分辨率值見表1所示。

2 模擬轉換電路設計

2.1 AD7656前端調理電路

由于在綜合控制計算機采集的信號源與AD7656要求的輸入信號不匹配，所以對信號源的信號進行前端調理電路調整，在AD7656前端調理電路設計主要考慮了如下因素：

(1)阻抗匹配。由于輸入信號的信號源不一定是低阻抗，AD7656的輸入端很可能會對信號源信號分壓，從而影響采集轉換信號的精度。在AD7656前級輸入采用運算放大緩沖器解決該問題，因為運算放大緩沖器具有很高的輸入阻抗，因此不會對信號源分壓，同時它的低輸出阻抗適合驅動AD7656的輸入端;

(2)減小容性負載的影響。AD7656輸入端具有容性負載特性，通常需要一個電阻和電容組成外部補償電路，采用該電路給信號源增加了容性負載。

AD7656前端調理電路設計見圖3所示。AD7656前端調理電路采用的運算放大緩沖器為ADI公司的OP177FS，其具有低輸入失調電壓(25μV)，失調電壓時間漂移最大0.1 μV/℃，開環(huán)增益最小12V/μV，電源電流2.0mA。

2.2 AD7656與TMS320C6713B接口電路設計

AD7656與TMS320C6713B接口電路采取并行接口設計。在電路設計時將AD7656的“SER/PAR”管腳設置為并行接口方式，“W/B”管腳設置為字方式，“H/S SEL”管腳設置為硬件啟動轉換方式。TMS320C6713B通過外部存儲器接口(EMIF)總線實現對AD7656訪問，啟動對AD7656轉換，讀取轉換結果數據，接口電路結構圖見圖4所示。

TMS320C6713B通過CPLD實現對AD7656控制邏輯譯碼，來滿足AD7656的訪問時信號的邏輯要求，AD7656訪問時序圖見圖5所示。

AD7656包括6通道ADC轉換，可實現6通道ADC同步轉換，減少了多路ADC轉換采樣時間。在CPLD邏輯設計中采用同時控制“CONVSTA”

“CONVSTB”“CONVSTC”管腳輸出有效完成6通道ADC通道同步轉換。

根據圖5所示AD76565通過“CONVSTA，B，C”信號的上升沿啟動ADC轉換，ADC轉換過程中，“BUSY”信號為邏輯“高”標識，ADC正在轉換過程中，ADC轉換時鐘由內部時鐘產生，從“CONVSTA，B，C”信號的上升沿啟動轉換3 μs后ADC轉換結束，“BUSY”信號為邏輯“低”表示ADC轉換結束。TMS320C6713B通過EMIF總線接口完成對轉換結果的讀取。對AD7656芯片轉換結果讀取，通過“CS”片選信號和“RD”讀信號控制，6個通道轉換結束后，TMS320C6713B控制“CS”為有效和6個“RD”讀有效信號，完成對模擬量輸入“V1”信號、“V2”信號、“V3”信號、“V4”信號、“V5”信號、“V6”信號轉換結果的讀取。