国产肉体XXXX裸体137大胆,国产成人久久精品流白浆,国产乱子伦视频在线观看,无码中文字幕免费一区二区三区 国产成人手机在线-午夜国产精品无套-swag国产精品-国产毛片久久国产

新聞中心

EEPW首頁 > 電源與新能源 > 設計應用 > 基于電流折疊技術的CMOS全差分VCO設計

基于電流折疊技術的CMOS全差分VCO設計

作者: 時間:2010-08-11 來源:網絡 收藏
射頻振蕩器是儀器儀表、自動控制和通信系統(tǒng)等領域廣泛使用的基本模塊,是構成時鐘恢復、頻率合成等系統(tǒng)的核心電路。通常用無源元件LC,隧道二極管、雙基極二極管(單結晶體管)、雪崩雙極型晶體管來設計,但它們都與標準的CMOS工藝不兼容。雖然LC振蕩器有良好的穩(wěn)定性和相位噪聲性能,振蕩頻率可達微波 L帶至C帶,但調諧范圍不大,而且不易于在當前主流CMOS工藝下進行片上集成。因而采用的正反饋技術設計了一個全差分CMOS環(huán)形壓控振蕩器 (VCO)。該振蕩器在調諧時具有常數(shù)振蕩幅度,并具有良好的線性調頻調幅性能。

1 振蕩器的工作原理及其全差分實現(xiàn)

1.1 振蕩器的工作原理

振蕩器是一種不需要外部信號激勵,能夠將自身的直流能源轉換為周期性輸出信號的電路。振蕩條件由式(1)Barkhausen準則決定。

基于電流折疊技術的CMOS全差分VCO設計

可見系統(tǒng)能夠產生振蕩的基本條件是環(huán)路增益T(ω)>1,環(huán)路相移為360°。大部分應用要求振蕩器是可調諧的,理想壓控振蕩器的控制函數(shù)如式(2)所示。

基于電流折疊技術的CMOS全差分VCO設計

式中:ωo是對應控制電壓Vcont=0時的振蕩頻率;Kvco為VCO的增益或者靈敏度。環(huán)形振蕩器的工作原理:使得環(huán)路傳輸函數(shù)僅在一個頻率點上滿足Barkhausen準則,從而對延遲單元的設計提出了較高的要求。

1.2 振蕩器的全差分實現(xiàn)

延遲單元的結構和數(shù)量應根據對振蕩器速度、功率、噪聲性能等要求進行選擇。鑒于單端延遲單元的延遲時間容易受到電源電壓噪聲和襯底耦合噪聲的干擾,采用全差分結構,可以在較大程度上抑制這類共模噪聲,如圖1所示。

基于電流折疊技術的CMOS全差分VCO設計

圖1的第一個模塊是調頻調幅控制單元,主電路采用4級全差分延遲單元,所以前三級采用反相連接,最后一級采用同相連接,以滿足Barkhausen準則。而且避免了單端反相延遲單元不能采用偶數(shù)級數(shù)的缺點??刂茊卧统鰞蓚€控制電壓控制延遲單元的尾電流MOS管柵源電壓,從而實現(xiàn)頻率和幅度調節(jié)。

2 電路設計

2.1 采用的正反饋延遲單元

基于上述考慮,采用全差分單元來實現(xiàn)信號延遲,延遲時間決定于時間常數(shù)RC,若直接調節(jié)負載電阻進行頻率調諧,伴隨的是振蕩信號幅度隨頻率的變化而變化。一種解決的方法是采用復制偏置技術,它同時調節(jié)負載電阻和尾電流的大小,使振蕩信號幅度近似不變。缺點是需要增加一個運算放大器,且其帶寬必須大于頻率變化的帶寬,這樣增加了芯片面積和設計難度。采用的是正反饋延遲單元,它不需要使用運算放大器,如圖2(a)所示。

基于電流折疊技術的CMOS全差分VCO設計

這里在差分對的基礎上并入交叉耦合對,容易證明,該耦合對的小信號等效阻抗為-2/gm的負阻。只要這個負阻絕對值大于負載電阻,則差分對的負載電阻仍是正阻抗,而該正阻抗可通過調節(jié)交叉耦合對的偏置電流來改變其阻值,從而改變延遲,但會導致負載電阻上的最大電流發(fā)生變化。因此在調諧方案的設計上采用差分電壓控制,同步向相反方向調節(jié)差分對尾電流,這樣兩個尾電流之和是一個常數(shù),從而實現(xiàn)了頻率調諧時的常數(shù)振蕩幅度??刂粕喜捎秒娏髡郫B結構.折疊到調頻調幅控制單元,由該單元實現(xiàn)尾電流的同步調節(jié)。

2.2 調頻調幅控制單元電路

調頻調幅控制單元的作用是提供頻率調諧功能,并保證調諧時的常數(shù)振蕩幅度。如圖2(b) 所示,固定基準電流時,通過PMOS鏡像的鏡像電流也保持恒定,從而使得外部差分壓控信號輸入后,控制單元的差分對管電流發(fā)生變化,但總電流保持恒定,并利用柵漏短接的NMOS將這一電流轉換為控制電壓,從而保持了延遲單元調諧時的常數(shù)振蕩幅度。鑒于振蕩器應用的廣泛性和差異需求,同時振蕩幅度的增加可以提高相位噪聲,因此這一控制單元設計上的優(yōu)點還在于可以通過調節(jié)幅度控制輸入端來調節(jié)振蕩信號的幅度。

3 系統(tǒng)仿真

對整個系統(tǒng)在TANNER環(huán)境下利用Tspice工具和0.5/μm CMOS工藝庫進行仿真。圖3是2.5 V幅度控制電壓和1.O V差動電壓下差分振蕩輸出信號。仿真結果表明,起振時間僅52 ns,輸出信號擺幅1.0 V,振蕩頻率66.25 MHz,功耗僅10 mW。

基于電流折疊技術的CMOS全差分VCO設計

通常環(huán)振頻率調諧范圍在3倍以內,仿真表明振蕩器在差分控制電壓-1.6~+1.6 V范圍內和2.5 V幅度控制電壓下具有163 MHz約6倍(34~197 MHz)的寬調諧范圍,并具有1.0 V的常數(shù)振蕩幅度,幅度偏差小于50 mV,如圖4(a)所示。保持差分調頻控制電壓、調幅控制電壓和振蕩信號的幅度具有圖4(b)所示的壓控調幅曲線。表明在2.0~4.0 V調幅控制電壓下,具有較好的線性調幅特性,可在0.5~2.0 V之間線性調幅。

基于電流折疊技術的CMOS全差分VCO設計

4 結 語

設計的基于電流折疊的全差分壓控調頻調幅振蕩器在O.5μm CMOS工藝下的Spice仿真結果表明,振蕩器具有較大的頻率調諧范圍和調幅范圍;壓控頻率調諧增益和壓控調幅增益的線性度都較好;電路功耗較低,僅 10 mW;不需要電感和電容元件,便于CMOS工藝下的片上集成,并極大地減小了芯片面積。


評論


技術專區(qū)

關閉