基于USB2.0的高速無線數(shù)傳接收設(shè)備的數(shù)據(jù)接收存儲方法
北京理工大學(xué)電子工程系(100081) 李新昌
 
　　摘　要：介紹了一種利用USB2.0接口芯片ISP1581并配合FPGA芯片EP1K30TI144和DSP芯片TMS320F206實現(xiàn)無線數(shù)傳接收設(shè)備中數(shù)據(jù)接收存儲的方法。這種方法具有接口簡單、使用方便等特點。
　　關(guān)鍵詞：位同步 幀同步 USB2.0 差錯控制

　　數(shù)據(jù)接收存儲技術(shù)是信號采集處理領(lǐng)域內(nèi)的一個重要課題。利用這種技術(shù),可以把信號的實時采集和精確處理在時間上分為兩個階段,有利于獲得令人更滿意的處理結(jié)果。在無線數(shù)傳接收設(shè)備中應(yīng)用數(shù)據(jù)接收存儲方法時,除了要滿足數(shù)據(jù)傳輸速率和差錯控制方面的要求外,還需要考慮如何使設(shè)備易于攜帶、接口簡單、使用方便。
　　傳統(tǒng)外設(shè)接口技術(shù)不但數(shù)據(jù)傳輸速率較低,獨占中斷、I/O地址、DMA通道等計算機系統(tǒng)關(guān)鍵資源,容易造成資源沖突問題,而且使用時繁雜的安裝配置手續(xù)也給終端用戶帶來了諸多不便。近年來,USB接口技術(shù)迅速發(fā)展,新型計算機紛紛對其提供支持。USB2.0是USB技術(shù)發(fā)展的最新成果,利用USB2.0接口技術(shù)開發(fā)計算機外設(shè),不但可以借用其差錯控制機制[1][6]減輕開發(fā)人員的負擔(dān)、獲得高速數(shù)據(jù)傳輸能力(480Mb/s),而且可以實現(xiàn)便捷的機箱外即插即用特性,方便終端用戶的使用。
1 無線數(shù)傳接收設(shè)備總體構(gòu)成
　　無線數(shù)傳接收設(shè)備是某靶場測量系統(tǒng)的一個重要組成部分。如圖1所示,該設(shè)備由遙測接收機、GPS接收機和數(shù)據(jù)轉(zhuǎn)存系統(tǒng)構(gòu)成。遙測接收機利用天線接收經(jīng)過調(diào)制的無線電波信號,解調(diào)后形成傳輸速率為4Mb/s 的RS-422電平差分串行數(shù)據(jù)流。以幀同步字打頭的有效數(shù)據(jù)幀周期性地出現(xiàn)在這些串行數(shù)據(jù)中。數(shù)據(jù)轉(zhuǎn)存系統(tǒng)從中提取出有效的數(shù)據(jù)幀,并在幀同步字后插入利用GPS接收機生成的本地時間信息,用于記錄該幀數(shù)據(jù)被接收到的時間,然后送給主機硬盤保存。

 
　　在無線數(shù)傳接收設(shè)備中,數(shù)據(jù)轉(zhuǎn)存系統(tǒng)是實現(xiàn)數(shù)據(jù)接收存儲的關(guān)鍵子系統(tǒng)。下面將詳細介紹該系統(tǒng)的硬件實現(xiàn)及工作過程。
2 數(shù)據(jù)轉(zhuǎn)存系統(tǒng)基本構(gòu)成及硬件實現(xiàn)
　　數(shù)據(jù)轉(zhuǎn)存系統(tǒng)主要由FPGA模塊、DSP模塊、USB2.0接口芯片構(gòu)成,各個模塊之間的相互關(guān)系如圖2所示示。圖中,4Mb/s的串行數(shù)據(jù)輸入信號SDI已由RS-422差分電平轉(zhuǎn)換為CMOS電平。為突出重點,不太重要的信號連線未在圖中繪出。下面分別介紹這幾個模塊的主要功能。

 
2.1 FPGA模塊實現(xiàn)及其功能
　　FPGA模塊在Altera公司ACEX系列的EP1K30TI144-2芯片中實現(xiàn)。其中主要的功能子模塊有:位同步邏輯、幀同步邏輯、授時時鐘和譯碼邏輯。位同步邏輯主要由數(shù)字鎖相環(huán)構(gòu)成,用于從串行數(shù)據(jù)輸入信號SDI中恢復(fù)出位時鐘信號。幀同步邏輯從位同步邏輯的輸出信號提取幀同步脈沖。兩者為DSP利用其同步串行口接收串行數(shù)據(jù)作好準(zhǔn)備。這樣,利用一對差分信號線就可以接收同步串行數(shù)據(jù),簡化了印制電路板的外部接口。授時時鐘在DSP和GPS接收機的協(xié)助下生成精度為0.1ms的授時信息。譯碼邏輯用于實現(xiàn)系統(tǒng)互聯(lián)。
2.2 DSP模塊實現(xiàn)及其功能
　　DSP模塊是數(shù)據(jù)轉(zhuǎn)存系統(tǒng)的主控模塊,在TI公司16位定點DSP芯片TMS320F206[4]中實現(xiàn)。在DSP的外部數(shù)據(jù)空間還配置了32K