鋰離子電池管理芯片的研究及其低功耗設計 — 數模混合電路的低功
加入技術交流群
4版圖級
1)布局布線在低功耗版圖設計中，合理的布局布線是關鍵。傳統(tǒng)的布局和布線是以面積和延時為考慮重點，因此常常追求布線最短、電容最小;而面向低功耗的布局布線方法，不僅考慮傳統(tǒng)的設計目標，還要和設計中的信號活動性結合，以信號活動性和電容乘積最小為優(yōu)化目標，實現低功耗[50]。
2)時鐘樹設計版圖設計中，時序電路是降低功耗的一個重點。在同步系統(tǒng)中，時鐘通常消耗總能量中很大的一部分;不同的設計目標中，時鐘產生和時鐘分布的功耗所占系統(tǒng)功耗的比例可以達到30%甚至40%.在這個階段，時鐘網絡分布即時鐘樹結構的優(yōu)化，以及驅動方式的選擇，利用緩沖器插入優(yōu)化和變線寬優(yōu)化，可以在節(jié)點延時和功耗之間取得折衷。另外，鑒于時鐘偏差對電路性能的重要影響，在保證電路時序的前提下，可以采用特定的非零偏差時鐘樹，來獲得有益的功耗降低以及時鐘頻率和電路穩(wěn)定性的改善。
評論