基于PCI總線多通道數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)

作者：時(shí)間：2012-04-16 來源：網(wǎng)絡(luò)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對(duì)面交流
  海量資料庫查詢

ortant; FLOAT: none; WORD-SPACING: 0px; FONT: 14px/24px Verdana; TEXT-TRANSFORM: none; COLOR: rgb(0,0,0); TEXT-INDENT: 42px; WHITE-SPACE: normal; LETTER-SPACING: normal; BACKGROUND-COLOR: rgb(255,255,255); orphans: 2; widows: 2; -webkit-text-size-adjust: auto; -webkit-text-stroke-width: 0px">　　PCI9054的串行E?2PROM配置接口包含以下3個(gè)信號(hào):EECS片選；EESK串行數(shù)據(jù)時(shí)鐘；EEDI/EEDO數(shù)據(jù)輸入/輸出。設(shè)計(jì)選用了PLX公司推薦兼容的串行?E?2PROM?芯片NM93CS56N芯片,他是National Semiconductor公司生產(chǎn)的低電壓串行電可擦除存儲(chǔ)器，采用CMOS工藝制成，容量為2 048位(128*16位)，8引腳，支持三線制MicroWare串行總線的E?2PROM，其引腳如下:?
　　
本文原文
　　CS:片選信號(hào);?
　　SK:串行時(shí)鐘輸入信號(hào)，同時(shí)也是微處理器與?E?2PROM?之間通信的同步信號(hào)，數(shù)據(jù)在他的上升沿鎖定有效;?
　　DI:數(shù)據(jù)輸入;?
　　D數(shù)據(jù)輸出。?
　　PCI9054與E?2PROM的接口設(shè)計(jì)如圖2所示。?
　　
　　2.3.2 PCI9054局部總線設(shè)計(jì)?
　　由于PCI9054與PCI總線之間實(shí)現(xiàn)了無縫連接，系統(tǒng)與計(jì)算機(jī)接口的大部分信號(hào)直接連接即可。PCI9054 Local總線部分信號(hào)時(shí)序比較復(fù)雜，因此用邏輯控制部分來實(shí)現(xiàn)PCI9054 Local端的控制。將PCI9054局部數(shù)據(jù)總線高5位數(shù)據(jù)線接到CPLD引腳上，這5根數(shù)據(jù)線可以接收和發(fā)送數(shù)據(jù)，根據(jù)接收到的數(shù)據(jù)對(duì)其譯碼產(chǎn)生控制信息，還可以發(fā)出數(shù)據(jù)使PCI9054產(chǎn)生門鈴中斷和MailBox中斷。PCI總線框圖如圖3所示。?
　　
　　PCI9054局部總線支持50 MHz時(shí)鐘，為配合A/D工作，選用40 MHz時(shí)鐘。PCI9054的所有地址線和控制信號(hào)都只邏輯控制部分連接，產(chǎn)生邏輯控制的工作狀態(tài)和各種控制信息。?